一、碳化硅PMOS器件特性模拟及仿真（论文文献综述）
徐晓杰[1]（2021）在《1.2kV碳化硅MOSFET器件新结构研究》文中进行了进一步梳理SiC MOSFET作为单极型功率器件,与同等电压量级Si双极型功率器件相比,具有更高的开关速度和更低的开关损耗,这使得SiC MOSFET可以在更高的工作频率下保持更高的效率。随着SiC材料质量和制备工艺技术的不断完善,SiC MOSFET产品从2010年进入市场以来,已在光伏逆变,铁路牵引逆变器,不间断电源,电动汽车等场景中使用。SiC MOSFET在应用中常需要使用PN结体二极管进行续流,但体二极管在双极导通时会产生SiC双极退化效应,降低了器件的可靠性。同时,由于SiC禁带较宽的特点,器件体二极管的开启电压较高,因此器件的续流损耗较高。另一方面,由于SiC高的临界击穿电场和高的介电常数,SiC MOSFET栅氧化层在阻断状态面临着电场过高的问题,该问题在槽栅SiC MOSFET中尤为严重。为了解决SiC MOSFET PN结体二极管双极退化效应,提升器件的第三象限特性,本文提出了一种集成低势垒二极管的SiC MOSFET新结构（LBD-MOSFET）,该结构与传统平面栅SiC MOSFET器件的主要区别在于多晶硅刻蚀成分裂的两部分,一部分接栅电极形成栅极,另一部分接源电极形成“虚拟栅”,并同时在“虚拟栅”下方引入一层N型掺杂区（N-base）。器件N-base区耗尽层电荷使能带发生弯曲,从而在SiC/SiO2界面处形成一个从JFET区到N+源区的低的电子势垒。该电子势垒可以等效为一个由JFET区指向N+源区的单极型低导通压降二极管（LBD）。LBD开启压降为0.75V,约为PN结体二极管的1/3。由于LBD的单极性导通,LBD-MOSFET的反向恢复电荷约为传统结构的1/3,并且免受双极退化效应的影响。由于LBD“虚拟栅”减小了栅极覆盖漂移区的面积,LBD-MOSFET的栅漏电荷和开关损耗相比于传统结构分别减小了95%与40%。因此,LBD-MOSFET的高频优值Ron×Qgd仅为74mΩ·n C,较传统结构提升了约13倍。此外,本文建立了LBD的势垒模型,该模型揭示了栅氧化层厚度以及base区掺杂浓度和厚度对LBD势垒的影响,对LBD-MOSFET的设计具有一定的指导意义。为了解决沟槽SiC MOSFET栅氧化层可靠性问题,业界通常在槽栅底部引入P+屏蔽层以屏蔽栅氧化层中的电场,但P+屏蔽层会引入新的JFET区,从而增加器件导通电阻。针对以上问题,本文提出了一种P+屏蔽层电位可调的SiC MOSFET新结构（JP-MOSFET）,通过在传统结构中引入耗尽型PMOS来实现P+屏蔽层在器件阻断状态接地而导通时浮空的状态切换。在反向阻断状态,接地的P+屏蔽层对氧化层电场有更好的屏蔽作用,在导通状态,P+屏蔽层处于浮空状态,减小了器件的JFET区电阻。经过仿真验证,JP-MOSFET阻断状态时氧化层最大电场为0.92MV/cm,远小于氧化层可靠性限制3MV/cm。同时,新结构的比导通电阻为1.54mΩ·cm2,较传统结构降低了20%。此外,由于槽栅密度的降低,JP-MOSFET的栅漏电荷与栅开通电荷分别较传统结构降低了40%与32%。因此,新结构的两个高频优值Ron×Qgd与Ron×Qsw分别提升了52%与47%。针对SiC MOSFET第三象限特性较差以及双极退化的问题,本文提出了LBD-MOSFET新结构,相比于传统结构,LBD-MOSFET消除了双极退化效应,同时具有更好的第三象限特性和开关特性;为了在槽栅SiC MOSFET栅氧可靠性与导通特性间取得更好的折中,本文提出了JP-MOSFET新结构,其在保证栅氧化层可靠性的基础上显着降低导通电阻。此外,LBD-MOSFET与JP-MOSFET的高频优值都获得显着提升,更能满足未来高可靠性、高频化电子系统的迫切需求。
王佳妮[2]（2021）在《负压集成高可靠SiC MOSFET驱动策略的研究与电路设计》文中研究指明随着电力电子产业的不断发展,现代功率电子设备被扩展到了更高压更高频更高效的工业应用中。而宽禁带半导体材料的特性使SiC MOSFET在高压、高频、高温、高效、高功耗的电动和混合动力汽车以及太阳能逆变器等应用领域中脱颖而出。由于SiC MOSFET在栅极电荷、导通电阻、I-V曲线特性等方面与Si MOSFET不同,所以专用的SiC MOSFET驱动芯片的研发设计是必需的。根据SiC MOSFET的器件特性和开关特性,确定了SiC MOSFET驱动芯片的一些基本设计要求:负压关断、高压电平驱动、大电流驱动、电源电压欠压解锁判定、过流保护等。于是本文就以上驱动设计要求,对SiC MOSFET驱动芯片的高可靠性驱动策略以及高可靠性负压电源轨做出了具体设计。提出了一种动态密勒钳位的大电流驱动策略,并集成负压电荷泵提供稳定负压。设计了浮动电源轨为薄栅氧器件提供5V压差电源轨,增设动态控制的密勒钳位管保证SiC MOSFET的栅极电压不受串扰的影响。为提供稳定负压,基于电压采样反馈模型,本文设计了一种闭环线性负压电荷泵电路,利用简单的电荷泵结构实现了正压到负压的转换,线性闭环环路采集电荷泵输出端信息通过环路反馈到电荷泵输入端以调节电荷泵输出,并在外部输入设定电压VEESET的基础上设置环路基准电压,以达到外部输入设定电压调控电荷泵输出的目的。在Simplis中搭建环路,设置合理的零极点和带宽,验证了闭环线性电荷泵的稳定性。实现了VEESET大于10V时,VEE为-8V的稳定输出。电荷泵开关系统的驱动级与SiC MOSFET驱动级类似,根据需求在高低侧的驱动级都设置了动态密勒钳位抑制串扰现象。整体驱动芯片还搭载了基准、线性稳压器、电流偏置、去饱和过流检测、欠压锁定、过温保护,以保证驱动芯片的稳定性、完整性和可靠性。基于0.18μm BCD高压工艺,500k Hz的系统开关频率,1200V的功率级直流电压,20V的驱动电平,完成了负压集成高可靠SiC MOSFET驱动策略的电路设计和仿真验证,在1n F负载电容模拟SiC MOSFET输入电容时实现了低至7ns的驱动沿,17ns的驱动延迟,4A的驱动电流及150V/ns以上的抗串扰能力,满足对SiC MOSFET的驱动设计要求。负压集成电荷泵实现了输入设定电压VEESET与输出电压VEE的理想设定关系,在VEESET大于10V时提供了稳定可靠的-8V输出电压。
王贵奇[3]（2021）在《高边开关驱动器及其保护电路的设计》文中研究指明智能功率集成电路,通常是指将功率器件、驱动模块、控制单元、各种保护电路集成于同一系统,能实现目标功能的一种单片集成电路。随着工艺等科学技术的快速发展,智能功率集成电路（SPIC）技术已经成了计算机、消费类电子、汽车电子、工业自动化等领域的重要技术。其中高边智能功率开关是智能功率集成电路（SPIC）的典型应用之一,各个模块的集成能在一定程度上实现智能化的控制。本文的目的是设计一款高边智能功率开关,包括其驱动电路以及相关保护电路,使其能够实现较完备的功能。要求芯片能在4.5V～42V的款输入电压范围内正常工作,芯片的导通电阻RDS（ON）为30mΩ,芯片能在-40°C～150°C的温度范围内工作,芯片还能够按照要求实现过压保护、短路检测、过温检测等功能。电路设计过程中,论文首先对高边功率开关芯片的整体电路结构、芯片工作原理以及高边功率开关芯片的功能与指标作了分析介绍。接着对芯片的相关保护模块包括过温检测、短路检测、栅极保护等进行分析、设计与仿真。然后对高边开关驱动电路以及控制电路进行分析、设计与仿真。驱动电路工作过程为:振荡器和电荷泵通过电压抬升使输出功率器件工作在线性区,保证芯片正常工作;逻辑控制电路综合各个保护模块的输入信号,实现对驱动器的智能化控制。最后采用电路仿真软件Cadence Spectre,先对高边功率开关的驱动器以及相关保护电路模块进行仿真,再结合给出的设计指标,对芯片的整体电路进行仿真与结果分析。T=25°C时芯片导通电阻为30mΩ,芯片开启时间为124μs,关断时间为40μs,当芯片工作温度超过150°C时启动过温保护,低于140°C解除过温保护,有10°C的滞回值;过压保护的开启阈值为45V,过压保护的关断阈值为42V,同样设有一定滞回量;启动欠压保护启动阈值为3.5V;当电源电压与输出电压的差值大于8.3V时,短路保护打开。经过仿真验证,结果满足设计指标。并利用0.35μm BCD工艺,结合工艺厂家提供的PDK,完成了部分模块的版图绘制。
孙运龙[4]（2020）在《基于肖特基接触的MCT功率器件的结构设计及其性能研究》文中研究表明功率器件的进步是电力电子技术发展的基础,新型功率器件和先进的功率集成电路能够大幅提升电力电子系统的功率密度和可靠性。绝缘栅场控晶闸管（MOS Controlled Thyristor,MCT）作为基本的大功率器件,广泛应用于多种大功率电力电子系统。随着电力电子系统朝着高集成、高功率和高频率的方向发展,对功率器件的电学性能和可靠性提出了新的要求,传统的MCT器件已经不能胜任日益更新的电力电子线路。新的半导体材料和器件制备工艺拓宽了MCT器件结构的设计方向,为改善MCT电学性能和可靠性供了新的机遇。本论文设计并研究了基于肖特基接触的MCT器件结构和性能,具体研究工作如下:（1）探索MCT的结构与性能间的关系,创建了带有场截止层（N FS层）和阴极短路结构的基础MCT仿真模型C-MCT。调整器件内部结构参数,优化了MCT器件的常关特性和导通特性之间的折中关系。模拟了C-MCT器件的阻断特性和导通特性,结合MCT器件的工作原理分析验证了C-MCT模型的正确性,为设计新的MCT结构做好了准备。（2）设计了基于肖特基的MCT器件:结合肖特基势垒理论,在C-MCT器件模型的基础上设计出新的MCT器件S-MCT。通过分析S-MCT的电路结构,获得肖特基势垒对其工作原理的影响。创造性地通过感应电势测试MCT器件内部关断MOS的阈值电压和饱和电流,来表征肖特基势垒对MCT器件中MOS部分的影响。通过仿真计算,对比S-MCT器件和C-MCT器件基本性能的差别,总结肖特基势垒对MCT器件整体性能的影响。（3）研究了S-MCT的动态特性:在Silvcao软件平台中搭建了两个分别带有感性负载和震荡的容性负载S-MCT动态仿真测试电路。分析总结了肖特基接触对器件开通延时、关断延时、功率损耗和最大可关断电流密度的影响。证明了S-MCT能够更快地关断发生电流震荡的电路。验证了肖特基势垒缓解MCT器件关断时的电流集中的作用,通过半导体导电原理以及仿真数据解释其作用机理。
李建平[5]（2020）在《一种高温CMOS低压差线性稳压器设计》文中研究表明近年来,现代科技的高速发展对电子设备最高工作温度提出了更高的要求,高温微电子学也越来越受到重视。针对目前国内对高温体硅CMOS（Complementary Metal Oxide Semiconductor）低压差线性稳压器（Low-dropout Linear Regulator,LDO）研究很少的现状,本文从载流子浓度出发,研究了体硅CMOS元器件的迁移率、泄漏电流等主要参数的温度特性,在一款常规的带有带隙基准的LDO基础上,运用漏电流平衡补偿方法和零温度系数点偏置理论,设计完成了一款可在-55℃～210℃温度范围内工作的、高电源电压抑制比的低压差线性稳压器。论文主要工作如下:（1）分析了高温下MOS管的特性,研究了各参数的估算方法和定量计算公式。结合零温度系数栅偏置电压理论,对MOS管在零温度系数点时应满足的条件及在该点时的温度特性进行了分析;依据克希荷夫定律,研究了对高温下大的泄漏电流进行平衡补偿的方法,提出了高温模拟电路器件参数设定规则及漏电流补偿方法,制定了适用于高温工作的版图设计方法。（2）通过对MOS管尺寸进行合理配置和补偿,完成了各级电路的泄漏电流平衡匹配。分析高温条件下运算放大器工作的最佳偏置电流,设计了为其它电路提供偏置电流的零温度系数的电流源基准;根据零温度系数点偏置理论,对各关键节点设置MOS管的零温度系数栅压偏置点,进行适应高温工作的改进。（3）提出了一种新颖的添加缓冲级的动态零点补偿方法,使LDO产生的零点能动态地跟随输出极点随负载电流的变化,形成了对LDO环路有效的相位补偿,获得了良好的相位裕度。（4）基于上华0.5μm BCD工艺,本文完成了高温LDO电路设计、仿真和流片测试。仿真结果显示该LDO输出电压精度高,温度系数低,电源电压抑制比高;在不同负载条件下系统稳定性好;具有良好的负载瞬态响应和线性瞬态响应特性。对芯片的实测结果表明,高温下该LDO性能与仿真结果基本相符,达到设计指标。其可调节输出电压为1.2V到3.3V,最大负载电流300m A;可在-55℃～210℃宽结温范围内稳定工作,典型温度系数为44ppm/℃;在210℃高温环境下线性调整率为0.18%/V、负载调整率为0.4%/A,在最大负载电流下的压差小于250mV。
陆扬扬[6]（2020）在《氮化镓功率器件栅驱动芯片关键技术研究》文中提出高压功率器件和驱动芯片的不断创新推动着电源系统快速发展,目前硅基功率器件特性已接近理论极限,阻碍了电源系统效率的进一步提升,采用氮化镓功率器件替代传统硅基功率器件正成为突破电源系统效能瓶颈的有效途径之一。但是,由于GaN功率器件具有开关速度快、栅极击穿电压低、反向续流损耗大等特点,传统高压驱动芯片无法高效可靠地驱动GaN功率器件。因此,研究GaN功率器件专用驱动芯片迫在眉睫。其中,如何提升芯片的传输速度、保护GaN器件栅极及优化死区时间是芯片设计的难点。本文针对上述技术难点,系统性地研究了GaN功率器件专用驱动芯片的瞬态噪声抑制技术、栅极钳位技术以及自适应死区技术,提出了相应的创新方法,并基于国内700V高低压兼容BCD工艺完成了芯片的流片验证。论文的主要创新研究如下:1.研究了dVs/dt瞬态噪声干扰驱动芯片导致信号紊乱的工作机理,重点剖析了芯片瞬态噪声抑制能力与传输延时之间的矛盾关系,指出优化瞬态噪声抑制能力与延时的关键在于滤除差模噪声,据此提出了一种双重互锁高压电平移位电路。实验结果表明,芯片的传输延时低于25ns且抗dVs/dt瞬态噪声能力大于100V/ns。2.提出了一种双电平自举栅极钳位保护技术。通过负压检测输出信号控制高压侧自举电容的充电通路,实现栅压钳位;通过隔离的双电平自举电路扩展了电平移位电路的输出电压范围,提升了芯片的Vs负偏压能力。实验结果表明,5V电源电压下,芯片的Vs负偏压能力达到-6V,同时品质因子提升了20%以上。3.提出了一种采用阶梯式动态延时电路的自适应死区技术。根据死区结束时刻开关节点的电压状态动态加减延迟线的延时值,从而自适应调整死区时间。实验结果表明,高侧器件关断至低侧器件开启的最小死区时间达到11.6ns,而低侧器件关断至高侧器件开启的最小死区时间达到8.4ns。4.提出了一种采用预充电技术的高调谐线性度张弛振荡器。通过抵消电容预充电和有效充电两个阶段的过充电压,消除了比较器失调和环路延时对振荡器频率的影响。实验结果表明,振荡器线性度达到了99.41%。5.详细设计了GaN功率器件栅驱动芯片中输入级电路、输出级小死区电路、欠压保护电路等关键模块电路,研制了一款GaN功率器件专用驱动芯片,完成了传输延时、开关特性及保护性能等关键参数的测试和考核。
刘畅[7]（2020）在《SiC MOSFET串扰及高频振荡抑制研究》文中研究说明功率器件是电力电子技术的重要组成部分,在工业应用和输配电系统中有着举足轻重的地位。对工业自动化提出更高要求的同时,基于硅材料的功率器件在变频器的应用中已没有了进一步提高的空间,但碳化硅材料的出现打破了这一技术瓶颈。国内外学者纷纷表示SiC MOSFET将取代Si IGBT成为新一代功率器件。本文研究内容如下:首先综述了功率器件的发展以及SiC MOSFET工程和学术背景,归纳总结了国内外关于SiC MOSFET在应用方面的研究现状。其次对功率MOSFET做简要介绍,阐述SiC MOSFET相关特性。着重介绍SiC MOSFET的开关行为模型,对于不同阶段功率器件导通和关断过程,绘制等效电路图,建立了数学方程。然后提出SiC MOSFET桥臂串扰的问题和抑制方法。通过理论分析及仿真实验两种方式的结合阐述了串扰产生的原理。介绍了多种抑制串扰的驱动电路设计方法,并基于有源串扰抑制方法,使用一种改进的栅极驱动电路。分析新型驱动电路的工作原理,给出设计参数。介绍仿真软件和实验平台,为驱动电路的设计提供分析方法和实验支撑,并通过双脉冲测试实验验证了该驱动电路串扰抑制的有效性。最后提出一种新型的谐振阻尼电路,以减少开关时的电压电流振荡现象。介绍SiC MOSFET寄生参数,并对SiC MOSFET导通振荡和关断振荡现象进行分析。从理论上定量分析振荡频率和阻尼系数,给出不同阶段的计算公式。提出一种采用空心PCB线圈谐振阻尼电路来抑制SiC MOSFET的开关振荡问题的方法。实验验证了在不同的条件下该驱动电路均能实现对功率侧电压电流振荡的抑制。该论文有图56幅,表4个,参考文献83篇。
胡欢[8]（2020）在《新型横向可集成IGBT的研究》文中研究说明现今社会电能的主要来源依旧是不可再生资源,电力电子技术作为一种旨在提高电能传输和利用效率的技术,可以有效的减少资源消耗。绝缘栅双极型晶体管（Insulated Gate Bipolar Transistor,IGBT）作为一款在电力电子器件发展史上里程碑似的器件,结合了MOSFET驱动功率小、开关速度快和双极型器件导电能力强等特点。电力电子系统模块化、复合化和微型化的进程又促进了横向可集成IGBT（Lateral IGBT,LIGBT）的研究和应用。但是传统LIGBT作为一种双极型器件,由于漂移区极高浓度的载流子,其关断损耗(EOFF)显着高于单极型器件。并且,由于LIGBT的电流能力强,其应具有较高短路安全工作特性以防止器件烧毁。除此之外,解决反向导通IGBT（Reverse Conducting IGBT,RC-IGBT）所存在电压折回现象,也是IGBT研究的热点之一。为了优化LIGBT的关断损耗EOFF与导通压降VON之间的折衷关系,提高其短路安全工作特性,并解决RC-LIGBT电压折回的问题,本论文中开展了如下创新工作:1.提出了一种具有自偏置n型场效应晶体管（n-type Metal-Oxide-Semiconductor Field-Effect Transistor,nMOS）的绝缘体上硅LIGBT（Silicon-On-Insulator LIGBT,SOI-LIGBT）。该结构在传统槽栅型电子注入增强SOI-LIGBT结构基础上使用了双表面电场强度降低（Double Reduced Surface Field,Double-RESURF）技术,并引入了一个自偏置nMOS。Double-RESURF技术引入的p-top区可以大幅降低器件关断损耗EOFF;并且,该自偏置nMOS可以在开启和关断瞬态下实现自动关闭和打开,并自动调控p-top区的浮空状态。因此,该结构既可降低导通态下的导通电压VON又可实现关断过程中载流子的快速抽取,最终该结构VON与EOFF之间的折衷关系可得到大幅优化。仿真结果表明在相同的EOFF下,本文结构的VON相比于传统槽栅型电子注入增强SOI-LIGBT（Injection-Enhanced LIGBT,LIEGT）与Double-RESURF LIEGT分别降低了11.4%和32.5%;在相同的VON下,其EOFF相比于后两者分别降低了70%和89%。2.提出了一种具有二极管钳位的SOI-LIGBT。该结构利用Double-RESURF技术来降低关断损耗EOFF,同时利用p-base区下方加入的n型重掺杂载流子存储（n-type Carrier Stored,n-CS）层来阻挡空穴流入p-base区,从而降低器件的导通压降VON。另外,该结构在阳极一侧加入SiO2深槽来进一步降低器件关断损耗EOFF。该结构通过引入两个串联的二极管和一个p型屏蔽（p-type Shielded,p-shield）区来消除n-CS层对击穿电压（VB）的不利影响并实现更低的饱和电流密度。最终该结构VON与EOFF之间的折衷关系可得到大幅优化,并且可实现更加优异的短路安全工作特性。仿真结果表明在相同的VON下,本文SOI-LIGBT的EOFF相比于传统SOI-LIGBT以及分离阳极短路LIGBT（Separated-Shorted-Anode LIGBT,SSA-LIGBT）分别降低了90%和97%;其短路安全工作的维持时间将近传统SOI-LIGBT的三倍。3.提出了一种具有自偏置p型场效应晶体管（pMOS）钳位的Double-RESURF SOI-LIGBT。该结构利用n-CS层对空穴的阻挡作用来降低器件的导通压降VON,并利用Double-RESURF技术来降低关断损耗EOFF。该结构中引入的自偏置pMOS可以将p-shield区和n-CS区的电位钳位在较低的值,从而避免了p-base/n-CS结的提前击穿并降低饱和电流密度。为了使得p-shield区更易于制作并进一步降低p-base区对空穴的收集作用,本结构在阴极一侧采用了深槽结构。最终该结构VON与EOFF之间的折衷关系可得到大幅优化,其短路安全工作特性也得到了大幅改善。仿真结果表明在相同的EOFF下,本文Double-RESURF SOI-LIGBT的VON相比于传统Double-RESURF SOI-LIGBT降低了15%;其饱和电流密度降低了50%且短路安全工作的维持时间提高了将近90%。4.提出了一种具有正反并联二极管的RC-LIGBT。该结构利用反向并联的二极管（DR）来实现反向导通功能,并利用正向并联的二极管（DF）来消除电压折回现象和降低器件关断损耗。另外,相比于传统横向PiN二极管与传统LIGBT并联的结构以及SSA-LIGBT,该器件的芯片面积利用效率更高。最终本文提出的RC-LIGBT可实现大幅优化的VON-EOFF折衷关系,并且可实现无电压转折现象的反向导通功能。另外,该结构反向恢复电荷(Qrr)比传统横向PiN二极管更低。仿真结果表明本文结构的关断损耗EOFF和反向恢复电荷Qrr比传统横向PiN二极管与传统LIGBT并联的结构分别降低了44.3%与25.8%,并且其导通压降VON要显着低于SSA-LIGBT。
汤宇[9]（2020）在《具有载流子加速效应的LIGBT的研究与流片实现》文中研究指明绝缘栅双极型晶体管（IGBT）凭借其高栅极输入阻抗、低导通电阻等优点,迅速的发展成为功率半导体器件的典型代表,广泛地应用于家用电器、工业控制、汽车电子、新能源等领域。由于IGBT器件在导通阶段,阳极的大注入效应使得大量空穴被注入漂移区,漂移区内发生电导调制效应,电子和空穴同时参与导电,器件的导通电阻迅速降低,而在器件栅极关断后,器件电子导电通路关闭,漂移区内的大量非平衡电子没有快速的泄放通路,只能通过复合消除,所以形成较长的拖尾电流现象。这就限制了器件的开关频率和提高了器件的关断损耗。随着功率半导体市场对高速大电流开关器件的需求越来越旺盛,研究者们努力在寻找解决IGBT器件导通电阻与关断时间之间的矛盾制约关系方案。本文就是在这一的背景下,提出了一种新型的具有载流子加速效应的LIGBT（Carrier Accerated Lateral IGBT,CA-LIGBT）器件,本文提出的CA-LIGBT器件是在传统LIGBT的基础上,引入一个位于漂移区上方的多晶硅辅助栅极,在器件的关断阶段,该辅助栅极可以在漂移区中间位置引入一个新的电场峰值,使得器件在整个漂移区内的电场分布更加均匀,以提高器件的击穿电压。在器件导通阶段,该辅助栅极可以提供一个从阳极到辅助栅极的额外电场,使得阳极注入漂移区内的空穴载流子获得加速,进而提高阳极的注入效率,降低器件的导通阻抗。在器件的关断过程中,辅助栅极同样的会促进空穴载流子向漂移区内注入,以加速漂移区内的非平衡电子复合速度,从而缩短器件的拖尾电流时间,减少器件的关断损耗。基于对CA-LIGBT器件的理论分析,本文设计了一款400V耐压的CA-LIGBT器件结构,并通过TCAD软件Sentaurus对器件进行建模和各项性能仿真验证,根据仿真结果,对比传统的LIGBT器件,本文设计CA-LIGBT器件可以在提高击穿电压、导通电流密度的同时,还大幅缩短了器件在关断时的拖尾电流时间。本文使用了与传统BCD工艺相兼容的工艺步骤,对400V CA-LIGBT器件进行工艺流程设计,对工艺步骤仿真验证后,进行了版图设计,并在中科渝芯1.0μm工艺下流片,在流片完成进行器件的的封装工作,同时对器件的驱动方案进行设计,通过测试工作来验证该驱动方案。经过对流片后的400V CA-LIGBT器件的测试,器件的耐压值为350V,导通电流密度达到155A/cm2,器件的关断时间为190ns,器件阳极的上升时间为90ns。
张翔[10]（2020）在《基于微型TEC的碳化硅MOSFET的集成散热技术研究》文中提出与传统的硅（Si）材料相比,碳化硅（SiC）材料因具有宽禁带、高介电常数、高热导率、高击穿电压等特点,使碳化硅器件受到了学术界和工业领域的广泛研究与关注。其中以SiC功率MOSFET为代表的电力电子器件,具有低导通电阻、耐高压、高开关频率和耐高温等优点,因此在现代大功率开关设备以及高性能电力电子装置的应用中备受青睐。但不可忽视的是,功率性能的提升随之带来的是功率密度的增大,使功率器件在工作过程中产生更多的热量。即使是具有耐高温特性的SiC MOSFET,长时间工作在高温环境中,器件的动、静态性能依然会受到影响。目前SiC MOSFET所需的高温封装技术还不成熟,芯片结温过高将导致芯片内部和器件封装的微结构承受更加显着的热失配应力,导致器件故障和失效。在SiC MOSFET缺乏可靠的高温封装技术的情况下,寻找一种合理有效的散热方式成为了 SiC MOSFET发展的必然选择。针对以上问题,本文对SiC MOSFET采用热电制冷技术进行热管理展开研究。通过自主设计与制备微型热电制冷器（TEC）的方式,对含有微型TEC的SiC MOSFET进行集成封装。首先采用解析计算和有限元计算的形式对微型TEC的热电偶臂结构参数进行设计,并分析电极焦耳热效应作为非理想因素时产生的影响,确定了各项结构参数的尺寸范围。然后采用半导体微加工技术进行微型TEC单对热电偶臂的制备,验证了结构设计方案在制备工艺上的可行性。最后将完整的微型TEC与SiC MOSFET的裸芯片进行封装,并对封装完成的SiC MOSFET进行温度测试和电学性能测试。实验结果表明,微型TEC工作时能够减小SiC MOSFET的芯片表面温度和壳温,同时能够减小导通电阻,降低导通损耗,但是对开关损耗影响却不大。整体研究表明,集成封装的微型TEC在一定程度上能够对SiC MOSFET起到热管理的作用,并能够减小SiC MOSFET的导通损耗。
二、碳化硅PMOS器件特性模拟及仿真（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、碳化硅PMOS器件特性模拟及仿真（论文提纲范文）
（1）1.2kV碳化硅MOSFET器件新结构研究（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究工作的背景与意义 |
| 1.2 平面栅SiC MOSFET的发展现状 |
| 1.3 槽栅SiC MOSFET的发展现状 |
| 1.4 本文的主要工作 |
| 第二章 碳化硅MOSFET器件理论研究 |
| 2.1 SiC MOSFET的基本结构及特点 |
| 2.2 SiC MOSFET静态特性 |
| 2.2.1 导通电阻 |
| 2.2.2 转移特性 |
| 2.2.3 阻断特性 |
| 2.2.4 第三象限特性 |
| 2.3 SiC MOSFET动态特性 |
| 2.3.1 电容特性及栅电荷特性 |
| 2.3.2 开关特性及高频优值 |
| 2.4 本章小结 |
| 第三章 集成低势垒二极管的SiC MOSFET设计 |
| 3.1 LBD-MOSFET特征结构与机理分析 |
| 3.2 第三象限特性分析 |
| 3.3 静态特性的折中与优化 |
| 3.4 动态特性分析 |
| 3.4.1 栅电容及栅电荷特性研究 |
| 3.4.2 开关特性及反向恢复特性研究 |
| 3.5 LBD-MOSFET与 C-MOSFET特性对比 |
| 3.6 LBD-MOSFET工艺流程设计 |
| 3.7 本章小结 |
| 第四章 P+屏蔽层电位可调的SiC MOSFET设计 |
| 4.1 特征结构与机理分析 |
| 4.2 静态特性研究 |
| 4.2.1 导通特性研究 |
| 4.2.2 反向阻断特性研究 |
| 4.3 开关特性分析 |
| 4.3.1 动态开关过程中P+屏蔽层电位变化规律 |
| 4.3.2 栅电荷特性研究 |
| 4.3.3 开关损耗研究 |
| 4.4 JP-MOSFET与其他结构的特性对比 |
| 4.5 JP-MOSFET工艺流程设计 |
| 4.6 本章小结 |
| 第五章 总结 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
（2）负压集成高可靠SiC MOSFET驱动策略的研究与电路设计（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 课题研究背景及其意义 |
| 1.2 SiC MOSFET驱动现状及发展趋势 |
| 1.3 本文主要内容及结构安排 |
| 第二章 SiC MOSFET的基本特性 |
| 2.1 SiC MOSFET器件特性 |
| 2.1.1 SiC MOSFET栅极电荷及栅极电容 |
| 2.1.2 SiC MOSFET栅极电阻 |
| 2.1.3 SiC MOSFET阈值电压 |
| 2.2 SiC MOSFET开关特性 |
| 2.2.1 SiC MOSFET Ⅰ-Ⅴ曲线 |
| 2.2.2 SiC MOSFET开关特性 |
| 2.3 SiC MOSFET驱动设计要求 |
| 2.4 本章小结 |
| 第三章 大电流负压集成电荷泵SiC MOSFET驱动策略及概述 |
| 3.1 动态栅极电阻驱动策略 |
| 3.2 分段多电平驱动策略 |
| 3.3 谐振能量回收驱动策略 |
| 3.4 动态密勒钳位防串扰驱动策略 |
| 3.5 大电流负压集成电荷泵SiC MOSFET驱动策略 |
| 3.6 本章小结 |
| 第四章 负压集成高可靠闭环线性电荷泵的电路设计 |
| 4.1 电荷泵闭环线性系统及其功率级驱动的整体架构设计 |
| 4.1.1 负压电荷泵结构模型 |
| 4.1.2 闭环线性系统的功能设计和整体框架 |
| 4.1.3 具有密勒钳位的功率级驱动模块功能设计 |
| 4.2 正负压转换电荷泵的模型建立与分析 |
| 4.2.1 电荷泵的大信号模型分析 |
| 4.2.2 电荷泵的小信号模型分析 |
| 4.2.3 电荷泵的电容值和开关频率的选择 |
| 4.3 环路稳定性的分析 |
| 4.3.1 环路增益的分析 |
| 4.3.2 环路的零极点分析 |
| 4.3.3 环路的Simplis建模 |
| 4.4 环路的具体电路设计 |
| 4.4.1 环路内基准电压的设置 |
| 4.4.2 误差放大器EA及运放OP1 的设计 |
| 4.4.3 运放OP2~5 的设计 |
| 4.4.4 比较器CMP1~2 的设计 |
| 4.5 具有密勒钳位功能的电荷泵驱动模块的具体电路设计 |
| 4.5.1 浮动电源轨产生电路设计 |
| 4.5.2 瞬态增强电路设计 |
| 4.5.3 延迟时间单元设计 |
| 4.5.4 防穿通逻辑电路设计 |
| 4.5.5 电平位移电路设计 |
| 4.5.6 防串扰模块电路设计 |
| 4.6 本章小结 |
| 第五章 负压电荷泵及SiC MOSFET驱动策略的电路仿真验证 |
| 5.1 负压电荷泵整体电路的仿真验证 |
| 5.1.1 负压电荷泵的整体仿真验证 |
| 5.1.2 负压电荷泵驱动级的整体仿真验证 |
| 5.2 闭环线性电荷泵环路子模块的仿真验证 |
| 5.2.1 误差放大器EA的仿真验证 |
| 5.2.2 运放OP2 的交流仿真验证 |
| 5.2.3 比较器CMP的功能仿真验证 |
| 5.3 负压电荷泵驱动级部分子模块的仿真验证 |
| 5.4 SiC MOSFET驱动级模块的整体仿真验证 |
| 5.5 芯片版图设计 |
| 5.6 本章小结 |
| 第六章 总结与展望 |
| 6.1 全文总结 |
| 6.2 后续工作展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
（3）高边开关驱动器及其保护电路的设计（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 智能功率集成电路 |
| 1.1.1 智能功率集成电路概述 |
| 1.1.2 智能功率集成电路的发展 |
| 1.2 高边功率开关的特性 |
| 1.2.1 高边功率开关的实现方式 |
| 1.2.2 高边功率开关的保护电路 |
| 1.3 论文主要内容及结构安排 |
| 第二章 高边功率开关整体及相关技术介绍 |
| 2.1 高边功率开关整体结构设计 |
| 2.1.1 总体电路结构 |
| 2.1.2 主要功能与设计指标 |
| 2.2 高边功率开关各模块功能分析 |
| 2.2.1 保护电路模块功能分析 |
| 2.2.2 驱动电路模块功能分析 |
| 2.3 高边电路栅极驱动技术 |
| 2.3.1 P型器件高边驱动技术 |
| 2.3.2 N型器件高边驱动技术 |
| 2.4 智能功率集成电路的关键技术 |
| 2.4.1 BCD工艺技术 |
| 2.4.2 大电流功率器件 |
| 2.4.3 芯片可靠性 |
| 2.5 本章小结 |
| 第三章 高边功率开关的保护电路设计 |
| 3.1 过压保护电路 |
| 3.1.1 过压保护电路及原理分析 |
| 3.1.2 过压保护电路仿真分析 |
| 3.2 过温保护电路 |
| 3.2.1 过温保护电路及原理 |
| 3.2.2 过温保护电路仿真分析 |
| 3.3 短路检测电路 |
| 3.3.1 短路检测电路 |
| 3.3.2 短路检测电路仿真分析 |
| 3.4 欠压保护和内部电压源 |
| 3.4.1 欠压保护和内部电压源电路 |
| 3.4.2 欠压保护和内部电压源仿真分析 |
| 3.5 本章小结 |
| 第四章 高边功率开关的驱动器设计 |
| 4.1 驱动电路设计与分析 |
| 4.1.1 振荡器电路 |
| 4.1.2 交叉耦合电荷泵原理 |
| 4.1.3 功率开关驱动器电路 |
| 4.1.4 功率开关驱动器仿真分析 |
| 4.2 逻辑模块设计与分析 |
| 4.2.1 逻辑模块电路设计 |
| 4.2.2 逻辑模块电路仿真 |
| 4.3 本章总结 |
| 第五章 高边开关电路的整体仿真及版图设计 |
| 5.1 开关芯片关键参数仿真 |
| 5.1.1 芯片导通电阻 |
| 5.1.2 芯片开关特性 |
| 5.2 保护电路整体仿真 |
| 5.2.1 过压保护仿真 |
| 5.2.2 欠压保护仿真 |
| 5.2.3 短路检测仿真 |
| 5.2.4 过温保护仿真 |
| 5.3 高边功率开关版图设计 |
| 5.3.1 版图设计流程介绍 |
| 5.3.2 高边开关芯片部分版图 |
| 5.4 本章小结 |
| 第六章 总结与展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
（4）基于肖特基接触的MCT功率器件的结构设计及其性能研究（论文提纲范文）
| 摘要 |
| abstract |
| 第1章 绪论 |
| 1.1 引言 |
| 1.2 电力电子技术与功率器件 |
| 1.3 MCT的发展历史和研究现状 |
| 1.4 MCT的可靠性 |
| 1.5 本文的主要工作和论文框架 |
| 第2章 肖特基二极管和MCT的工作原理 |
| 2.1 肖特基二极管的工作原理 |
| 2.1.1 肖特基接触 |
| 2.1.2 肖特基接触的电流成分 |
| 2.1.3 肖特基势垒二极管的电流方程 |
| 2.2 MCT的结构和工作原理 |
| 2.2.1 MCT器件的结构 |
| 2.2.2 MCT器件的击穿特性 |
| 2.2.3 MCT器件的导通原理 |
| 2.2.4 MCT器件的关断原理 |
| 2.3 本章小结 |
| 第3章 基于肖特基的MCT结构设计和静态性能仿真 |
| 3.1 欧姆接触的C-MCT |
| 3.1.1 C-MCT的仿真结构 |
| 3.1.2 C-MCT的正向阻断特性 |
| 3.1.3 C-MCT的导通特性 |
| 3.2 基于肖特基接触的S-MCT |
| 3.2.1 S-MCT的物理结构 |
| 3.2.2 S-MCT的电路分析 |
| 3.3 S-MCT和 C-MCT正向阻断特性对比 |
| 3.3.1 V_(GC)=0阻断特性 |
| 3.3.2 V_(GC=-10V阻断特性 |
| 3.4 S-MCT和 C-MCT导通特性对比 |
| 3.4.1 阈值电压 |
| 3.4.2 不同温度下的导通特性 |
| 3.5 本章小结 |
| 第4章 S-MCT的动态特性仿真 |
| 4.1 感性负载下的性能 |
| 4.1.1 双脉冲电路 |
| 4.1.2 开通性能 |
| 4.1.3 关断性能 |
| 4.2 容性负载下的性能 |
| 4.2.1 脉冲放电电路 |
| 4.2.2 动态特性 |
| 4.2.3 放电损耗 |
| 4.3 电极可靠性 |
| 4.3.1 电流集中 |
| 4.3.2 缓解电流集中的原理 |
| 4.4 本章小结 |
| 第5章 总结与展望 |
| 5.1 总结 |
| 5.2 展望 |
| 参考文献 |
| 致谢 |
| 附录A 个人简历 |
| 附录B 研究成果 |
（5）一种高温CMOS低压差线性稳压器设计（论文提纲范文）
| 致谢 |
| 摘要 |
| ABSTRACT |
| 1 引言 |
| 1.1 高温集成电路应用背景及研究意义 |
| 1.2 高温集成电路研究主要成果及现状 |
| 1.3 低压差线性稳压器研究重要性 |
| 1.4 本文主要研究内容 |
| 2 温度对体硅CMOS器件的影响 |
| 2.1 温度对体硅本征载流子的影响 |
| 2.1.1 本征载流子概念 |
| 2.1.2 温度对本征载流子浓度的影响 |
| 2.2 温度对MOS器件泄漏电流的影响 |
| 2.2.1 MOS器件的泄漏电流 |
| 2.2.2 泄漏电流随温度变化的关系 |
| 2.3 温度对MOS管阈值电压的影响 |
| 2.3.1 费米势的温度效应 |
| 2.3.2 高温下MOS管阈值电压的温度特性 |
| 2.4 温度对MOS器件表面载流子迁移率及性能的影响 |
| 2.4.1 MOS器件表面载流子迁移率随温度的变化 |
| 2.4.2 载流子迁移率的温度变化对MOSFET性能的影响 |
| 2.5 本章小结 |
| 3 高温体硅CMOS模拟集成电路设计方法 |
| 3.1 高温体硅CMOS集成电路需解决的主要问题 |
| 3.2 材料及工艺参数的选取 |
| 3.2.1 衬底掺杂浓度的选取 |
| 3.2.2 栅氧化层厚度的选取 |
| 3.2.3 漏结面积参数的选取 |
| 3.3 零温度系数点偏置电压理论 |
| 3.3.1 零温度系数点的存在性 |
| 3.3.2 零温度系数偏置点存在的条件 |
| 3.3.3 ZTC点的栅偏置电压 |
| 3.3.4 MOS管在零温度系数点的小信号参数 |
| 3.3.5 零温度系数点的选取 |
| 3.4 高温CMOS集成电路参数设计方法 |
| 3.4.1 高温下泄漏电流对MOS管电路性能的影响 |
| 3.4.2 沟道长度L及宽长比W/L的选取 |
| 3.4.3 泄漏电流匹配的方法 |
| 3.5 本章小结 |
| 4 高温线性低压差稳压器设计 |
| 4.1 LDO系统拓扑结构设计 |
| 4.1.1 带隙基准电压源设计 |
| 4.1.2 偏置电路 |
| 4.1.3 LDO核心控制环路 |
| 4.1.4 过流保护电路设计 |
| 4.2 工艺选取及模型分析 |
| 4.2.1 泄漏电流分析及补偿方法选用 |
| 4.2.2 零温度系数偏置点仿真分析 |
| 4.3 高温线性低压差稳压器电路设计及仿真 |
| 4.3.1 恒流源偏置电路 |
| 4.3.2 电压基准源电路 |
| 4.3.3 LDO核心控制环路及限流保护电路 |
| 4.3.4 ESD保护电路 |
| 4.4 LDO主要仿真参数指标 |
| 4.4.1 电气特性 |
| 4.4.2 主要仿真波形 |
| 4.5 本章小结 |
| 5 高温LDO的版图设计 |
| 5.1 高温电路版图防闩锁设计 |
| 5.2 MOS管的源漏面积 |
| 5.3 输出调整管版图设计 |
| 5.4 本章小结 |
| 6 芯片封装测试 |
| 6.1 芯片流片及封装 |
| 6.2 芯片测试结果 |
| 6.2.1 基准电压温漂测试 |
| 6.2.2 LDO参数测试 |
| 6.3 本章小结 |
| 7 结论 |
| 7.1 工作总结 |
| 7.2 工作展望 |
| 参考文献 |
| 作者简历及攻读硕士/博士学位期间取得的研究成果 |
| 学位论文数据集 |
（6）氮化镓功率器件栅驱动芯片关键技术研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 课题研究背景 |
| 1.2 氮化镓功率器件栅驱动芯片技术研究现状与发展 |
| 1.3 主要研究内容 |
| 第二章 低延时瞬态噪声抑制技术研究 |
| 2.1 瞬态dVs/dt噪声产生机理 |
| 2.2 高压瞬态噪声干扰驱动芯片的工作机理 |
| 2.3 传统瞬时噪声抑制技术 |
| 2.4 新型低延时双重互锁瞬态噪声抑制技术 |
| 2.5 本章小结 |
| 第三章 氮化镓功率器件栅极过压保护技术研究 |
| 3.1 氮化镓功率器件栅极击穿特性 |
| 3.2 栅极过压的形成机理 |
| 3.3 传统电压钳位保护技术 |
| 3.4 新型双电平自举栅极钳位保护技术 |
| 3.5 本章小结 |
| 第四章 防直通自适应死区技术研究 |
| 4.1 氮化镓功率器件反向导通特性 |
| 4.2 氮化镓功率器件续流状态形成机理 |
| 4.3 传统自适应死区技术 |
| 4.4 新型阶梯式自适应死区技术 |
| 4.5 本章小结 |
| 第五章 氮化镓功率器件专用驱动芯片设计与测试分析 |
| 5.1 氮化镓功率器件驱动芯片整体架构 |
| 5.2 接口电路与保护电路设计 |
| 5.3 新型高调谐线性度张弛振荡器 |
| 5.4 版图设计 |
| 5.5 测试分析 |
| 5.6 本章小结 |
| 第六章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 致谢 |
| 参考文献 |
| 博士期间的研究成果 |
（7）SiC MOSFET串扰及高频振荡抑制研究（论文提纲范文）
| 致谢 |
| 摘要 |
| abstract |
| 变量注释表 |
| 1 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.3 本文主要研究内容 |
| 2 SiC MOSFET特性及开关行为研究 |
| 2.1 功率MOSFET特性分析 |
| 2.2 开关过程及行为模型 |
| 2.3 本章小结 |
| 3 SiC MOSFET串扰抑制驱动电路设计 |
| 3.1 串扰机理及典型抑制方法 |
| 3.2 新型串扰抑制驱动电路 |
| 3.3 仿真和实验平台 |
| 3.4 实验与分析 |
| 3.5 本章小结 |
| 4 SiC MOSFET开关振荡机理分析及抑制方法研究 |
| 4.1 SiC MOSFET振荡机理分析 |
| 4.2 空心PCB线圈阻尼振荡抑制电路 |
| 4.3 实验与分析 |
| 4.4 本章小结 |
| 5 结论与展望 |
| 5.1 结论 |
| 5.2 展望 |
| 参考文献 |
| 作者简历 |
| 学位论文数据集 |
（8）新型横向可集成IGBT的研究（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 电力电子技术 |
| 1.2 功率半导体器件简介 |
| 1.3 智能功率集成电路及其工艺实现 |
| 1.3.1 智能功率集成电路简介 |
| 1.3.2 BCD工艺简介 |
| 1.3.3 SOI工艺简介 |
| 1.4 表面横向耐压区的优化 |
| 1.4.1 场板和结终端扩展技术以及OPTVLD理论 |
| 1.4.2 降低表面电场强度技术 |
| 1.4.3 SOI RESURF技术 |
| 1.5 横向IGBT的研究现状 |
| 1.5.1 传统IGBT结构及其工作原理介绍 |
| 1.5.2 横向IGBT的结构优化 |
| 1.6 小结 |
| 1.7 本论文的主要研究工作 |
| 第二章 具有自偏置nMOS的 SOI-LIGBT的研究 |
| 2.1 LIGBT导通电压V_(ON)与关断损耗E_(OFF)的分析 |
| 2.1.1 LIGBT漂移区载流子分布与V_(ON)和 E_(OFF)的关系 |
| 2.1.2 LIGBT漂移区内p型掺杂区域对E_(OFF)的影响 |
| 2.2 具有自偏置n MOS的 SOI-LIGBT |
| 2.2.1 器件的结构与原理 |
| 2.2.2 器件特性的仿真 |
| 2.2.2.1 自偏置n MOS的栅压波形变化 |
| 2.2.2.2 器件稳态电学特性 |
| 2.2.2.3 器件瞬态电学特性 |
| 2.2.2.4 LIGBT-Pro的关断损耗-导通压降折衷关系 |
| 2.2.2.5 p-top区掺杂浓度的影响 |
| 2.2.2.6 自偏置n MOS阈值电压的影响 |
| 2.2.3 制造工艺流程 |
| 2.3 小结 |
| 第三章 具有二极管钳位的SOI-LIGBT的研究 |
| 3.1 n型载流子存储层对器件特性的影响 |
| 3.2 具有二极管钳位的SOI-LIGBT |
| 3.2.1 器件的结构与原理 |
| 3.2.2 器件特性的仿真 |
| 3.2.2.1 器件的耐压特性 |
| 3.2.2.2 器件稳态电学特性 |
| 3.2.2.3 器件瞬态电学特性 |
| 3.2.2.4 关断损耗-导通压降折衷关系 |
| 3.2.2.5 p-top区掺杂浓度的影响 |
| 3.3 小结 |
| 第四章 具有自偏置pMOS钳位的SOI-LIGBT的研究 |
| 4.1 具有自偏置pMOS钳位的SOI-LIGBT |
| 4.1.1 器件的结构与原理 |
| 4.1.2 器件特性的仿真 |
| 4.1.2.1 器件的耐压特性 |
| 4.1.2.2 器件稳态电学特性 |
| 4.1.2.3 器件瞬态电学特性 |
| 4.1.2.4 关断损耗-导通压降折衷关系 |
| 4.1.2.5 自偏置pMOS阈值电压的影响 |
| 4.1.2.6 p-top区掺杂浓度的影响 |
| 4.1.3 制造工艺流程 |
| 4.2 小结 |
| 第五章 具有正反并联二极管的RC-LIGBT的研究 |
| 5.1 RC-IGBT的工作原理以及各种改进结构简介 |
| 5.1.1 RC-IGBT的工作原理 |
| 5.1.2 RC-IGBT的各种改进结构 |
| 5.2 具有正反并联二极管的RC-LIGBT |
| 5.2.1 器件的结构与原理 |
| 5.2.2 器件特性的仿真 |
| 5.2.2.1 器件的耐压特性 |
| 5.2.2.2 器件的稳态电学特性 |
| 5.2.2.3 器件瞬态电学特性 |
| 5.2.2.4 器件的关断损耗-导通压降折衷关系 |
| 5.2.2.5 器件的反向恢复电荷-导通压降折衷关系 |
| 5.2.3 制造工艺流程 |
| 5.3 小结 |
| 第六章 全文总结与展望 |
| 6.1 全文总结 |
| 6.2 后续工作展望 |
| 致谢 |
| 参考文献 |
| 攻读博士学位期间取得的成果 |
（9）具有载流子加速效应的LIGBT的研究与流片实现（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究背景与研究意义 |
| 1.2 功率半导体器件发展 |
| 1.3 IGBT器件概述 |
| 1.3.1 IGBT器件的发展历程及研究现状 |
| 1.3.2 高速IGBT器件的发展技术 |
| 1.4 论文主要工作及章节安排 |
| 第二章 LIGBT的工作原理和基本特性 |
| 2.1 LIGBT的基本结构及工作原理 |
| 2.2 LIGBT的基本特性 |
| 2.2.1 LIGBT的耐压特性 |
| 2.2.2 LIGBT的阈值电压特性 |
| 2.2.3 LIGBT的导通特性 |
| 2.2.4 LIGBT的开关特性 |
| 2.3 本章小结 |
| 第三章 具有载流子加速效应的LIGBT的研究及设计仿真 |
| 3.1 具有载流子加速效应的LIGBT的器件结构 |
| 3.2 具有载流子加速效应的LIGBT器件的工作原理及特性分析 |
| 3.2.1 CA-LIGBT器件的耐压特性 |
| 3.2.2 CA-LIGBT器件的阈值电压特性 |
| 3.2.3 CA-LIGBT器件的导通特性 |
| 3.2.4 CA-LIGBT器件的开关特性 |
| 3.3 400V CA-LIGBT器件的设计与仿真 |
| 3.3.1 400V CA-LIGBT器件结构设计 |
| 3.3.2 400V CA-LIGBT器件耐压特性仿真分析 |
| 3.3.3 400V CA-LIGBT器件阈值电压特性仿真分析 |
| 3.3.4 400V CA-LIGBT器件导通特性仿真分析 |
| 3.3.5 400V CA-LIGBT器件开关特性仿真分析 |
| 3.4 本章小结 |
| 第四章 CA-LIGBT器件的工艺、版图设计及流片测试 |
| 4.1 400V CA-LIGBT器件的工艺流程设计 |
| 4.2 400V CA-LIGBT器件的版图设计及流片实现 |
| 4.3 400V CA-LIGBT器件的驱动方案设计及测试 |
| 4.3.1 击穿电压测试 |
| 4.3.2 导通电流测试 |
| 4.3.3 关断时间测试 |
| 4.4 本章小结 |
| 第五章 总结与展望 |
| 5.1 总结 |
| 5.2 展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
（10）基于微型TEC的碳化硅MOSFET的集成散热技术研究（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究背景和意义 |
| 1.2 功率器件的散热方式 |
| 1.2.1 风冷 |
| 1.2.2 水冷 |
| 1.2.3 相变冷却 |
| 1.2.4 热电制冷 |
| 1.3 微型TEC国内外研究现状 |
| 1.3.1 国外研究现状 |
| 1.3.2 国内研究现状 |
| 1.4 本文主要研究内容 |
| 第二章 TEC的原理与应用 |
| 2.1 热电效应介绍 |
| 2.1.1 塞贝克效应 |
| 2.1.2 帕尔贴效应 |
| 2.1.3 汤姆逊效应 |
| 2.1.4 傅立叶效应 |
| 2.1.5 焦耳效应 |
| 2.2 TEC的三种经典工况 |
| 2.2.1 最大制冷量 |
| 2.2.2 最大温差 |
| 2.2.3 最大制冷效率 |
| 2.3 三种工况的特点与应用 |
| 2.4 本章小结 |
| 第三章 微型TEC的结构设计与仿真 |
| 3.1 微型TEC的仿真计算方法 |
| 3.1.1 MATLAB解析计算 |
| 3.1.2 ANSYS有限元计算 |
| 3.2 热电偶臂结构参数设计 |
| 3.2.1 臂长 |
| 3.2.2 截面边长 |
| 3.2.3 柱间距(列宽) |
| 3.3 电极结构参数设计 |
| 3.3.1 有效电阻计算 |
| 3.3.2 电极厚度的设计 |
| 3.4 微型TEC的模型建立 |
| 3.5 本章小结 |
| 第四章 微型TEC的制备工艺流程 |
| 4.1 制备方案的制定 |
| 4.1.1 工艺流程设计 |
| 4.1.2 掩膜版图绘制 |
| 4.2 微型TEC热电偶臂的制备 |
| 4.2.1 清洗基片 |
| 4.2.2 匀胶和光刻图形 |
| 4.2.3 薄膜沉积 |
| 4.2.4 Lift-off剥离 |
| 4.3 单对热电偶臂的测试 |
| 4.4 本章小结 |
| 第五章 集成封装与测试 |
| 5.1 碳化硅MOSFET的功率损耗 |
| 5.1.1 导通损耗 |
| 5.1.2 开关损耗 |
| 5.2 微型TEC的集成封装 |
| 5.3 温度测试 |
| 5.3.1 芯片表面温度测试 |
| 5.3.2 壳温测试 |
| 5.4 电学性能测试 |
| 5.4.1 开关损耗测试 |
| 5.4.2 导通电阻测试 |
| 5.5 本章小结 |
| 第六章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 发表论文和科研情况 |
| 致谢 |
四、碳化硅PMOS器件特性模拟及仿真（论文参考文献）
- [1]1.2kV碳化硅MOSFET器件新结构研究[D]. 徐晓杰. 电子科技大学, 2021(01)
- [2]负压集成高可靠SiC MOSFET驱动策略的研究与电路设计[D]. 王佳妮. 电子科技大学, 2021(01)
- [3]高边开关驱动器及其保护电路的设计[D]. 王贵奇. 电子科技大学, 2021(01)
- [4]基于肖特基接触的MCT功率器件的结构设计及其性能研究[D]. 孙运龙. 湘潭大学, 2020(02)
- [5]一种高温CMOS低压差线性稳压器设计[D]. 李建平. 北京交通大学, 2020(03)
- [6]氮化镓功率器件栅驱动芯片关键技术研究[D]. 陆扬扬. 东南大学, 2020(01)
- [7]SiC MOSFET串扰及高频振荡抑制研究[D]. 刘畅. 中国矿业大学, 2020(01)
- [8]新型横向可集成IGBT的研究[D]. 胡欢. 电子科技大学, 2020(07)
- [9]具有载流子加速效应的LIGBT的研究与流片实现[D]. 汤宇. 电子科技大学, 2020(07)
- [10]基于微型TEC的碳化硅MOSFET的集成散热技术研究[D]. 张翔. 天津工业大学, 2020(02)