一、对DDS+PLL方案实现短波频段频率合成技术的研究（论文文献综述）
刘亚腾[1]（2021）在《软件定义多通道相参信号合成架构的研究》文中研究表明信号源作为电子和通信设备的核心部件,其信号相参性能直接影响卫星定位精度、雷达测速测距准确度以及抗干扰性能,随着新一代无线移动通信产业蓬勃发展,信号源的应用场景逐渐扩大,多通道相参信号源结构设计的灵活性亟待提高。软件定义架构是一种面向用户分层设计的架构,用户可以通过该架构的上层应用软件与底层硬件资源进行交互,具有较好的灵活性。本文设计了一种将软件定义架构与信号源结构设计和相参性能仿真结合的方案,并在此基础上进一步研究如何提高其相参性以及灵活性,主要研究内容如下:基于信号合成理论在相关仿真平台进行信号源核心组件的建模,对建立的PLL、DDS、分频器、混频器和倍频器各组件模型进行仿真测试,结果表明各模型能够正常运行,通过计算并分析各模型输出信号的相位噪声,结果符合信号合成理论的推导,表明各模型可以模拟信号源组件的实际相位噪声特性。利用上述信号源组件模型搭建多通道相参信号合成框架,涵盖典型的DDS驱动PLL架构、DDS+PLL环内混频架构和DDS+整数PLL环外混频架构,针对DDS+整数PLL环外混频架构频率锁定状态不佳和相位噪声较为严重的问题,设计了DDS+小数PLL环外混频架构和PLL驱动DDS环外混频架构,测试结果表明基于该信号合成框架设计的多通道信号合成器具有较低的相位噪声。在多通道相参信号合成框架基础上,结合软件定义架构思想设计了软件定义多通道信号合成架构,该架构分为三层,上层应用层负责与用户进行直接交互,中层虚拟层负责提供对底层模块的调用逻辑,底层基础设施层包含了所有的仿真模型供上层调用,该架构实现了用户到多通道相参信号合成基本结构的简单交互,提高了整个系统的灵活性和可重构性。开发了基于软件定义多通道相参信号合成架构的多通道相参信号合成优化设计系统,该系统实现了单通道的手动参数输入模式、自动参数计算模式以及多通道的参数计算和相参性能优化功能,测试结果表明该软件具有实际可操作性和鲁棒性,功能较为完善,能够为多通道相参信号合成器的设计提供前仿真功能,从而达到优化多通道信号源相参性能的目标。
李璐[2]（2020）在《低抖动宽频时钟合成模块设计》文中提出当今通信领域中的高端系统要求时钟信号具备极低的噪声和完整性。抖动是时钟信号的重要时域参数,相位噪声是它的频域等效,它的好坏会严重影响现代数字系统的性能。且现代仪器对于宽频时钟的需求也越来越高。因此对宽频带低抖动时钟发生器的研究具有重要的现实意义。本文围绕宽频带低抖动时钟合成模块展开研究,结合指标要求设计了时钟合成方案,在此基础上实现了硬件电路输出,经调试与测试,达到了50kHz-4GHz的宽频带、5digits的分辨率、低于1ps的时钟抖动指标,其中输出频点1600MHz时相位噪声为-98dBc/Hz@10kHz。主要内容如下:1、时钟抖动的理论研究:首先阐述了抖动的定义和常见的分类,然后推导了抖动与相位噪声的转换关系,为抖动的频域测试与分析提供了理论基础。2、低抖动宽频时钟的合成方案设计:根据课题指标要求,一方面结合课题指标比较了几种频率合成技术,设计了DDS激励PLL的宽频高分辨率时钟合成方案;另一方面结合锁相环的噪声模型和特性,着眼于环路带宽对锁相环输出噪声的影响,设计DDS激励双PLL的宽频带低抖动时钟合成电路设计方案。3、时钟合成模块设计与实现:分析了时钟指标并对其相噪指标进行分级分配,以此来指导芯片选型。采用了恒温晶振为时钟合成模块提供高稳定低底噪的参考时钟;选取了AD9954实现了系统所需的分辨率指标并对其带外滤波器进行了设计;测试了Si9392评估板的性能指标,并对其结构原理、去抖环节和输出配置进行了阐述;选取了ADF4356实现倍频环节并设计了环路滤波器,最后仿真了其相噪性能;选取了ARJ20A4H作为开关切换器件解决了高频带输出切换问题;设计了控制模块,采用MCU+FPGA的控制方式,对其逻辑与驱动程序进行了设计;统计了芯片所需电压与电流,采用DC/DC+LDO对芯片提供电流与电压;最后设计了PCB布局环节,并实现了硬件电路的输出。4、系统调试与测试:阐述了系统的各模块调试过程,在此基础上分析了抖动的时域和频域的测试方法,然后分别对时钟的随机抖动、分辨率与频率准确度指标进行了测试,并对测试结果进行了分析与总结。5、总结与展望:对全文的工作内容作出总结,并从项目研究过程的经验出发,针对存在的缺陷与问题,提出了可以改进的问题和方向。
庞胜利[3]（2020）在《毫米波扫频源与间隙波导天线研究》文中研究指明毫米波具有带宽宽、波长短、波束窄、分辨率高、方向性好、可靠性高等特点,能够在雨、雾、多云等复杂环境下全天候工作,具有天然的传播特征优势。作为雷达、通信系统的重要传播载体,毫米波技术得到了广泛的应用。在5G时代更高速率、更多连接的需求下,毫米波技术具备大量的可用带宽和较高的天线增益,并支持超高的传输速率,而且波束较窄,灵活可控,能够连接大量的设备,由此毫米波发射与接收探测技术已成为5G通信的重要组成部分,甚至是全球信息技术竞争的焦点之一。本文所研究的扫频源和间隙波导天线工作在毫米波Ka频段,两者级联构成了毫米波信号收发的完整射频系统。毫米波扫频源一方面可以产生高质量的毫米波信号,向目标发射信号;另一方面结合接收下混频电路模块,实现对目标反射信号的探测接收。天线作为电磁波信号发射的最末端,接收的最前端,是毫米波通信、雷达系统的必要组成部分。本文主要对组成射频前端系统的毫米波扫频源和收发天线展开研究,具体内容如下:1、对毫米波扫频源设计基础理论方面展开研究。首先介绍扫频源主要应用和技术原理,然后阐述四种常见的微波频率合成技术原理并分析其技术特点,最后介绍了扫频源常见的技术指标,并对其主要影响因素进行了分析,为后文的扫频源设计提供理论依据。2、对间隙波导结构和理论展开研究。首先介绍了间隙波导基本结构和分类,然后分析了高阻抗表面形成原理和销钉型结构技术特点,最后重点介绍了槽间隙波导传输理论,为后文设计槽间隙波导天线提供理论支持。3、研究设计了一种低相噪、低杂散、捷变频的高性能毫米波扫频源。通过综合运用混频、分频、倍频、放大、滤波、PLL技术和DDS数字合成技术,最终实现了带宽为5GHz应用在Ka波段的毫米波信号输出。该设备频点间的最小转换时间为7.5ns,典型杂散抑制优于-45d Bc,功率平坦度典型值优于±1.5d B,输出功率大于12d Bm,并且可以灵活配置功放实现功率再放大。4、研究设计了双层槽间隙波导传输结构和高增益喇叭天线。双层槽间隙波导传输结构与传统的单层槽间隙波导传输结构相比,钉子高度降低到原来的一半,更加有利于加工制造。基于双层槽间隙波导传输结构设计的高增益喇叭天线,带宽为41%（26.5-40GHz）,全频段最大增益为13.3d Bi。为了进一步改善阻抗匹配和辐射特性,后续在双层钉板间隙中添加了梯形介质板,使得在整个Ka频段内,S11小于-12.5dB,增益为12-15d Bi,前后比大于21dB,所设计的槽间隙波导喇叭天线增益和前后比优于目前同频段天线。
冯欢[4]（2020）在《可快速调频的高稳定度频率合成技术研究》文中指出微波检测具有不易受环境影响、频带宽、穿透能力强和抗低频干扰等优点,在诸多领域有着广泛的应用。频率源作为微波检测系统的核心组成部分,其性能优劣直接关系到微波检测系统的质量高低。随着微波检测系统的应用场景越来越复杂,检测精度等性能的要求也越来越高,对频率源的频率分辨率、频率调节速率与频率稳定度的要求也越来越高。本文针对频率分辨率、频率调节速率和频率稳定度三项性能指标难以兼顾的问题,展开了可快速调频的高稳定度频率合成技术研究,制定了直接数字频率合成器驱动锁相环的技术方案。在制定的技术方案基础上,通过对频率调节速率与频率稳定度进行理论分析与仿真,实现了可快速调频的高稳定度频率源,并完成了实验验证。本文的主要研究内容包括:1)可快速调频的高稳定度频率合成方案研究。针对高频率分辨率、高频率调节速率与高稳定度频率源的研究目标,对各种类型的频率源设计方法进行分析,研究设计出同时满足频率分辨率、频率调节速率和频率稳定度三项性能指标的频率源,并制定了具体频率合成方案。2)高动态性能频率合成技术研究。频率源的动态性能是指频率调节速率,高动态性能频率源即能够实现快速频率调节。本文以系统输出信号的正弦频率调制速率来表征系统的频率调节速率,分析了锁相环对正弦频率调制信号的跟踪性能,进行了锁相环稳态跟踪误差分析、锁相环跟踪稳态极限、不同环路滤波器类型的锁相环稳态误差分析及频率调节速率的极限估计。最终得到频率调节速率主要受输出峰值频率偏移、环路滤波器类型和鉴相器类型影响的结论,确定了跟踪性能最优的环路滤波器类型与锁定范围最宽的鉴相器类型。3)高稳定度频率合成技术研究。该部分对系统输出频率信号的频率稳定度进行了理论分析,找出了影响相位噪声与杂散的因素,得出了直接数字频率合成器输出杂散取决于归一化频率、锁相环的相位噪声性能主要取决于环路带宽和阻尼系数的结论。最终根据结论,确定了参考频率基准生成方案、找到了 DDS频谱纯度的改善方法与锁相环相位噪声的抑制方法。上述研究内容最后通过搭建实验平台,对实验样机进行性能测试来验证。测试结果表明,系统能够达到很高的频率分辨率,具有快速频率调节能力并且具有高频率稳定度。
何昊[5]（2020）在《雷达目标模拟器快速测频模块设计》文中认为雷达目标模拟器作为一种典型的雷达测试仪器,对于验证雷达的目标分辨能力、多目标实时处理等功能具有重要作用,并能够缩短雷达研发周期,节省研制成本。随着电子技术的发展,雷达目标信号从固定的载频脉冲信号发展为具有宽带、捷变频等特性的多种制式信号,为了适应这种发展趋势,需要配置频率引导单元,即测频模块来对雷达载频进行快速精确测量,并根据测频信息配置捷变频单元使其输出频率与雷达工作频率相对应,实现目标快速锁定和跟踪功能。本论文在实现雷达目标模拟信号载波频率快速高精度测量基础上,增加了捷变本振单元,实现“测频+频率计算+频率合成”全功能覆盖,同时将捷变本振输出信号作为二次下变频的参考信号,与中频信号进行混频得到基带信号,从而降低对后级模数转换器的性能要求。本论文的主要研究内容包括:比较了基于宽带采样和直接频率分频测量两种方法的优缺点,分析了对于不同载波（连续波、脉冲波等）频率的测量方法;讨论了频率合成的几种主流方法并分析其对捷变频时间的影响,结合课题实际要求,确定了基于TDC+FPGA+DDS的硬件实现方案。针对测频单元和捷变频单元的关键指标对硬件进行选型,给出了RF信号增益自动控制单元、多级分频器单元、TDC测量单元、DDS+PLL捷变频等电路的详细硬件设计方案,并设计了相应的电源转换电路。研究了DDS与PLL混频后产生的谐波和杂散对输出信号的影响,使用Genesys等仿真软件进行仿真验证,设计了频率合成方案;研究了在FPGA内部完成测频数据接收处理和频率控制字合成等功能的实现方案,基于ISE14.7平台进行FPGA软件开发,完成了对TDC、DDS、PLL等硬件的逻辑设计。根据设计方案实现了测频模块硬件实物制作和调试,使用示波器、频谱仪、信号发生器等仪器对硬件电路进行实际功能测试,验证其在测频精度、频率转换时间等关键指标是否满足设计要求。通过实际测试结果表明,对于输入频率在100MHz-2GHz,动态范围40dB的输入信号能够实现误差小于1MHz的频率快速测量,并实现了1.2μs以内的频率捷变功能。通过本次设计为后续进行宽带雷达目标模拟器研制打下坚实基础。
郑明青[6]（2019）在《通信模拟器收发信机射频设备变频器单元设计与实现》文中研究表明无线通信近年来取得了迅速发展和广泛应用,对无线电波的监测需求也越来越突出。针对某型号全频段监测设备研制项目需求,论文采用理论分析及产品试验等方法,深入研究了通信模拟器收发信机中射频设备变频器单元的设计与实现。论文首先简述了项目的背景及研究意义,全面分析了收发信机射频设备的技术指标需求及设计思路。针对全频段收发的指标要求,以及频率合成器所需的宽带高分辨率频率输出、极快的跳频速度、优秀的相位噪声和杂散抑制等指标,论文综合分析和比较了多种频率合成器方案,综合考虑性能与结构（复杂度）,选取DDS+PLL方案完成设计任务。本文针对锁相环（PLL）及直接数字频率合成器（DDS）,分别提出了有源及无源环路滤波器设计算法以及DDS杂散评估算法,并通过理论分析和产品试验进行了验证。最终设计完成的变频器单元经测试,全面达到了预期的性能指标要求。
刘志强[7]（2019）在《高性能微波频率源与毫米波FMCW射频前端关键技术研究》文中提出微波毫米波频率源是雷达、通信、电子对抗和测试测量设备等电子系统中必不可少的关键部件,其相位噪声特性、杂散抑制性能和扫频线性度等指标对系统性能有着重要影响。随着系统射频前端向更高频段和更宽带宽的方向发展,对频率源的性能提出了更高要求。本文以实现高性能微波频率源和毫米波射频前端为目标,研究了基于Delta-Sigma调制器（Delta-Sigma Modulator,DSM）的宽带小数N分频锁相环（Phase-Locked Loop,PLL）、直接数字频率合成器（Direct Digital Synthesizer,DDS）、DDS驱动PLL的高线性度扫频源、低相位噪声的混频PLL等频率源,以及毫米波调频连续波（Frequency-Modulated Continuous Wave,FMCW）射频前端中的相关理论问题和关键技术,对频率源扫频状态下的相位噪声理论模型、扫频线性度精确测量方法、杂散抑制技术、频率源相位噪声和扫频线性度对射频前端性能的影响,以及基于相参本振源的毫米波射频前端中相位噪声抵消效应等方面进行了深入的分析和研究。本文主要进展包括以下内容:1、应用线性时不变连续时间模型（Linear Time Invariant Continuous Time Model,LTI-CTM）,建立了基于高阶有源环路滤波器的DSM宽带小数N分频PLL在线性扫频状态下的相位噪声理论模型。将环路滤波器的传递函数和线性扫频稳态条件相结合,得到了PLL线性扫频稳态相位误差与环路参数的函数关系,将传统的基于低阶无源环路滤波的PLL的稳态相位误差理论模型推广应用到了宽带扫频源中更加常用的基于三阶、四阶有源环路滤波器的PLL的相位噪声分析,得出了在给定稳态相位误差情况下扫频斜率和环路参数应满足的条件。设计了基于DSM小数N分频PLL技术的双频X波段频率源和C波段宽带扫频源,对其相位噪声、杂散抑制等指标进行了仿真、测试与分析。测量了宽带线性扫频状态下不同电荷泵增益和扫频斜率时的小数N分频PLL分频端口输出信号的相位噪声,验证了关于扫频状态下相位噪声的理论模型。2、提出了一种分段采样并结合数字域Weaver接收机架构信号处理方案的宽带线性扫频信号线性度的精确测量方法。该方法采用下变频技术,通过切换本振频率将高频宽带线性扫频信号变换为可直接采样的中频扫频信号,在扫频同步信号和延时采样触发信号的控制下,对指定时间长度的扫频信号采样,在数字域拟合出与采样信号扫频斜率相同的理想线性扫频信号作为Weaver接收机的第一本振,采样信号经过数字混频后变换为近似于点频的低中频信号,解决了宽带扫频信号的滤波和镜频干扰抑制问题,降低了幅度噪声和杂散对瞬时频率解调精度的影响,理论分析和仿真结果表明了该测量方法的准确性和可靠性。为进行实验验证,设计了高线性度的DDS和DDS驱动的宽带整数分频PLL电路,实验结果表明频率步进、时间步进和扫频斜率是影响扫频线性度的重要因素。上述方法还应用于测量基于DSM的宽带小数N分频PLL的扫频线性度,考察了环路带宽、电荷泵增益和扫频斜率对线性度的影响。本文所提出的线性度测量方法为线性FMCW雷达研制生产提供了一种低成本、简单实用、高精度的线性度测量手段。3、在全面分析频率源和射频收发系统中的常见杂散来源的基础上,研究了包括优化频率分配和PLL环路带宽、带通/带阻滤波、吸收型滤波、优化射频方案等多种技术手段相结合的杂散抑制方法,为后续研制高性能雷达、通信系统等提供了丰富、灵活的技术手段。为了减小传统波导滤波器的体积且便于与平面电路集成,基于空气填充基片集成波导（Air-Filled Substrate Integrated Waveguide,AFSIW）,设计了多款新型的高性能滤波器及过渡电路。此外,基于高品质因数的AFSIW谐振器设计了一款低相位噪声振荡器,由于消除了谐振器内部的介质损耗,实现了比传统SIW振荡器低约10d B的相位噪声指标。4、深入研究了基于相参本振源架构的FMCW雷达系统的相位噪声对消机理,提出了包含本振源相位噪声与射频链路附加相位噪声的完整的相位噪声分析模型,详细分析了系统中各节点的相位噪声特性及其抵消效应,讨论了系统附加相位噪声对接收机输出信号相位噪声的影响,为相参本振源设计和系统相位噪声评估提供了理论依据。以短毫米波人体安检主动成像雷达为应用背景,设计了一种采用混频锁相架构的C波段低相位噪声双路频率源,并成功应用于W波段FMCW收发前端中。W波段收发前端的实测相位噪声抵消比达到了17 d B以上,验证了所建立的相位噪声模型及理论分析结果。5、针对机场跑道外来物（Foreign Object Debris,FOD）检测雷达的应用需求,提出了一种以宽带DSM小数N分频PLL为扫频源的W波段FMCW雷达射频前端的系统设计方案。根据等效全向辐射功率（Equivalent Isotropically Radiated Power,EIRP）、探测距离、FOD的雷达散射截面积（Radar-Cross Section,RCS）和分辨率等系统指标,确定了发射功率、接收灵敏度、接收输入功率范围等射频链路关键技术指标。在深入分析频率源相位噪声和扫频线性度对FMCW雷达系统性能影响的基础上,确定了基于DSM小数N分频PLL的点频源和三角波调制线性扫频源的方案与相关指标。进行了射频前端详细方案设计,研制了关键电路模块并完成了系统集成与测试,系统具备自检、状态监测和接收保护能力。将射频前端与天线系统集成,成功实现了FOD检测雷达前端样机,并在实验室环境下完成了多种FOD样品的探测。
段小莉[8]（2019）在《基于FPGA控制的低相噪捷变频率源设计》文中研究表明在近现代,伴随着科学技术的飞速发展,在电子对抗、雷达侦察、航天航空、无线通信、遥感遥测等领域,对频率源合成技术以及快速跳变频的技术要求也变得越来越高。现阶段的频率源合成技术的性能指标远达不到更高的性能要求,这也制约了我国在雷达侦查领域和超高速跳变频通信领域的发展。目前,高频段、高频率稳定度、宽频带、低相噪、低杂散、细步进、超高速跳变频及高输出功率成为频率源合成技术的目标。本文在结构上首先介绍了频率源合成的三种技术,它们分别是锁相频率合成技术、直接数字式（DDS）频率合成技术和直接模拟式频率合成技术。同时,在对锁相频率、直接数字式（DDS）、直接模拟三种频率源合成技术进行了分析后,比较了他们各自的优点和缺点;结合三种频率合成技术的优缺点研究了DDS激励锁相频率（PLL）合成、DDS与PLL环外混频和下变频锁相三种混合式频率合成方案的应用特点,然后介绍了DDS技术的工作原理、基本组成结构,DDS技术的相噪分析以及幅度相位、模数转换、时钟等因素对DDS杂散的影响分析。接着根据课题的实际以及相关技术指标的要求,对频率源系统方案进行设计,给出了课题的几种不同设计方案。通过过对几种不同方案的比选,分析它们各自的优缺点,最后采用了DDS+PLL的频率合成方法,这种方案充分结合了两者的优点,利用了DDS极高的频率分辨率、细步进、相位噪声低、频率变化快并且控制容易等优点与锁相环路（PLL）良好的跟踪及滤波特性相结合,并利用FPGA对DDS芯片功能引脚的控制,实现DDS在时钟的控制下输出不同的频率,从而使得锁相环路输出不同的频率,并保持一定的时间后继续转到下一个频率,很好地实现了捷变频。在软件功能实现方面对DDS的硬件电路中所使用的芯片进行了选择,对时钟信号、外围电路等模块进行了设计,同时对DDS的PCB版图的布局布线进行了合理的设计。最后对FPGA与AD9910通信控制的软件进行设计开发,并进行系统测试,完成项目的要求。
曾炳超[9]（2019）在《1-620MHz数字信号发生器设计与研究》文中研究指明核磁共振技术的发明是人类科学史上的一个重大突破。磁共振谱仪作为核磁共振技术的研究平台,发挥着举足轻重的作用。随着核磁共振技术的发展,小型化高分辨率核磁共振谱仪的研究越来越受到重视。信号发生器是磁共振谱仪的核心部件之一,而且现有的核磁共振谱仪设备庞大。因此,小型化、高分辨率的信号发生器技术的研究具有非常重要的意义。本文以小型化宽带数字可调信号发生器为研究课题,提出了直接数字频率合成技术（DDS）激励锁相环频率合成技术（PLL）,采用分段输出的方法,研发了小型化、高带宽、高分辨率、高稳定的信号发生器。首先介绍了现有的各种频率合成技术,分析其中各方法优缺点,选用DDS激励PLL技术。其次,确定了信号发生器设计的具体方案,本文设计的信号发生器包括DDS模块、PLL模块、可编程滤波模块、衰减器模块、人机交互电路模块和射频开关模块。STM32单片机作为系统的主控,4*5按键电路作为输入,OLED显示屏作为显示。接下来对信号发生器各个子模块进行了详细的介绍与分析,先是对模块所需芯片进行选型,然后分别从硬件和软件方面进行设计。介绍了以太网通信,通过STM32自带的LAN8720芯片利用LWIP协议栈实现信号发生器与计算机之间的通信。通过对整个信号发生器的输出信号的测试与分析,在频率精度、相位噪声、杂散水平和谐波分量四个方面与国外的安捷伦信号发生器性能进行对比,计算得知整个系统的输出信号各项指标达到了要求。最后,文末对本文的工作进行了总结,分析不足并期待改进。
李沅鹏[10]（2019）在《X波段低相噪低杂散频率源研究与设计》文中研究说明频率源作为雷达、通信和导航等电子系统中关键部件之一,其性能直接影响电子系统的整体性能。随着电子信息领域的快速发展,各种通信系统对于频率源的性能指标需求更高。低相噪、高频率、宽带宽、高功率、低杂散、捷变频、小步进和小型化是频率源设计的理想化目标。为了实现便携式W波段固态测云雷达,本文根据该雷达需求设计了一款小型化X波段低相噪低杂散的频率源,作为该雷达的“心脏”。首先,研究了目前国内外对X波段及其他其他波段频率源的研究现状和发展情况,对频率源的功能应用进行了简要分析。并研究了频率合成的各种实现方式、频率源主要性能指标及其对雷达系统的影响,详细分析了其中的关键部分及各种实现方式优缺点。其次,结合频率源应用背景及指标要求,重点分析了DS、DDS及PLL这三种方法相混合的结构及各自的优缺点。确定了使用DDS激励PLL的方案来实现小型化、宽带、低相噪、低杂散的频率源,并对整体设计方案进行了结构、芯片、相噪和杂散的可行性论证,分析方案是否满足整体的设计指标。再对整体系统进行了功能模块区域划分以及腔体设计。简略介绍了各功能模块关键芯片的使用方法,并综合考虑大小、成本、电磁兼容等问题合理设计PCB板。最后,对频率源中各功能模块及整体的性能进行了测试,并对实测结果详细分析。同时也对设计过程中遇到的问题进行了评估分析,也提出了后续测试方案的改进。通过最终进行整机测试,实现了输出8.59.5GHz频率信号,输出功率大于10dBm,在9.5GHz,相位噪声为-110.86dBc/Hz@10kHz,杂散抑制大于50dBc,频率分辨率小于10Hz,实现了小型化、宽带、低相噪、低杂散频率源的研究与设计。
二、对DDS+PLL方案实现短波频段频率合成技术的研究（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、对DDS+PLL方案实现短波频段频率合成技术的研究（论文提纲范文）
（1）软件定义多通道相参信号合成架构的研究（论文提纲范文）
| 摘要 |
| abstract |
| 缩略词表 |
| 第一章 绪论 |
| 1.1 研究工作的背景与意义 |
| 1.2 国内外研究历史与现状 |
| 1.2.1 信号源的国内外研究现状 |
| 1.2.2 软件定义架构的国内外研究现状 |
| 1.2.3 软件定义多通道相参信号合成的国内外研究现状 |
| 1.3 本文的主要研究内容与贡献 |
| 1.4 本论文的结构安排 |
| 第二章 软件定义多通道相参信号合成相关理论 |
| 2.1 锁相信号合成技术理论 |
| 2.1.1 PLL原理 |
| 2.1.2 PLL相位噪声分析 |
| 2.2 直接数字信号合成技术理论 |
| 2.2.1 直接数字信号合成器原理 |
| 2.2.2 直接数字信号合成器相位噪声分析 |
| 2.3 信号合成器连接组件 |
| 2.3.1 倍频器 |
| 2.3.2 分频器 |
| 2.3.3 混频器 |
| 2.4 软件定义多通道相参信号合成理论 |
| 2.5 本章小结 |
| 第三章 多通道相参信号合成架构建模与仿真 |
| 3.1 建立仿真模型 |
| 3.1.1 PLL仿真模型 |
| 3.1.2 DDS仿真模型 |
| 3.1.3 倍频器和混频器仿真模型 |
| 3.1.4 分频器的仿真模型 |
| 3.2 仿真结果分析 |
| 3.2.1 PLL仿真结果分析 |
| 3.2.2 DDS仿真结果分析 |
| 3.2.3 混频器和倍频器仿真结果分析 |
| 3.2.4 分频器仿真结果分析 |
| 3.3 多通道相参信号合成架构分析 |
| 3.3.1 DDS驱动PLL架构 |
| 3.3.2 DDS+PLL环内混频架构 |
| 3.3.3 DDS+整数PLL环外混频架构 |
| 3.3.4 环外混频架构的改进方案 |
| 3.4 本章小结 |
| 第四章 软件定义多通道相参信号合成架构设计 |
| 4.1 软件定义相参信号合成架构整体设计 |
| 4.2 软件定义信号合成架构自动化方法 |
| 4.3 软件定义多通道相参信号合成架构设计 |
| 4.3.1 DDS驱动PLL架构参数计算 |
| 4.3.2 DDS+PLL环内混频架构参数计算 |
| 4.3.3 DDS+整数PLL环外混频架构参数计算 |
| 4.4 本章小结 |
| 第五章 软件定义多通道相参信号合成架构测试分析 |
| 5.1 软件定义信号合成架构应用层软件介绍 |
| 5.2 软件定义信号合成架构单通道模式测试分析 |
| 5.2.1 手动输入参数模式 |
| 5.2.2 自动计算参数模式 |
| 5.3 软件定义多通道相参信号合成架构的测试分析 |
| 5.3.1 DDS驱动PLL架构 |
| 5.3.2 DDS+PLL环内混频架构 |
| 5.3.3 DDS+整数PLL环外混频架构 |
| 5.3.4 环外混频架构改进方案 |
| 5.4 本章小结 |
| 第六章 全文总结与展望 |
| 6.1 全文总结 |
| 6.2 后续工作展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
（2）低抖动宽频时钟合成模块设计（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 国内外研究现状 |
| 1.3 主要工作与结构安排 |
| 第二章 时钟抖动技术研究 |
| 2.1 抖动的分类 |
| 2.1.1 抖动的定义 |
| 2.1.2 抖动的分类方法 |
| 2.2 抖动与相噪的关系 |
| 2.2.1 相位噪声的定义 |
| 2.2.2 抖动与相噪的关系 |
| 2.3 本章小结 |
| 第三章 低抖动宽频时钟合成方案设计 |
| 3.1 时钟合成需求分析 |
| 3.1.1 时钟信号的技术指标 |
| 3.1.2 课题技术指标 |
| 3.1.3 课题技术指标需求分析 |
| 3.2 时钟合成方法研究 |
| 3.2.1 直接数字频率合成技术 |
| 3.2.2 锁相合成技术 |
| 3.3 时钟合成方案设计 |
| 3.3.1 宽频带时钟合成方案对比 |
| 3.3.2 低抖动时钟实现方案设计 |
| 3.3.3 低抖动高分辨率宽频时钟合成方案分析与设计 |
| 3.3.4 关键问题分析 |
| 3.4 本章小结 |
| 第四章 时钟合成电路设计与实现 |
| 4.1 时钟合成电路设计 |
| 4.1.1 时钟指标分配 |
| 4.1.2 信号源设计 |
| 4.1.3 高分辨率环节设计 |
| 4.1.4 双锁相环低抖动实现环节设计 |
| 4.1.5 输出通道环节 |
| 4.2 辅助电路设计 |
| 4.2.1 电源模块设计 |
| 4.2.2 控制电路设计 |
| 4.2.3 PCB布局设计 |
| 4.3 本章小结 |
| 第五章 系统调试与测试 |
| 5.1 系统模块调试 |
| 5.1.1 电源调试 |
| 5.1.2 控制模块调试 |
| 5.1.3 信号流向分级调试 |
| 5.2 硬件系统指标测试 |
| 5.2.1 抖动的测试 |
| 5.2.2 时钟分辨率和频率准确度测试 |
| 5.3 本章小结 |
| 第六章 总结与展望 |
| 致谢 |
| 参考文献 |
（3）毫米波扫频源与间隙波导天线研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第1章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 信号源国内外发展与研究现状 |
| 1.3 间隙波导国内外发展与研究现状 |
| 1.4 本文主要工作和结构安排 |
| 第2章 毫米波扫频源和间隙波导基本理论 |
| 2.1 扫频源的应用与原理 |
| 2.1.1 线性调频连续波雷达系统基本结构 |
| 2.1.2 线性调频连续波雷达测距测速原理 |
| 2.2 基本频率合成技术 |
| 2.2.1 直接频率合成技术 |
| 2.2.2 锁相式频率合成技术 |
| 2.2.3 直接数字式频率合成技术 |
| 2.2.4 混合式频率合成技术 |
| 2.3 扫频源的主要性能指标与分析 |
| 2.3.1 相位噪声 |
| 2.3.2 杂散输出 |
| 2.3.3 频率转换时间 |
| 2.3.4 其他指标 |
| 2.4 间隙波导基本结构和分类 |
| 2.5 间隙波导高阻抗表面和销钉型EBG单元 |
| 2.5.1 间隙波导高阻抗表面 |
| 2.5.2 销钉型EBG单元 |
| 2.6 槽间隙波导电磁波传输理论 |
| 2.7 本章小结 |
| 第3章 Ka波段宽带扫频源研究 |
| 3.1 课题设计指标要求 |
| 3.2 扫频源方案分析与设计 |
| 3.2.1 扫频率源整体设计方法分析 |
| 3.2.2 频率规划与设计 |
| 3.3 扫频源系统指标估算 |
| 3.3.1 相噪指标估算 |
| 3.3.2 杂散指标估算 |
| 3.3.3 跳频时间 |
| 3.4 方案实现 |
| 3.4.1 时钟源电路设计 |
| 3.4.2 PLL倍频链路设计 |
| 3.4.3 DDS倍频链路设计 |
| 3.4.4 PLL和 DDS混频链路设计 |
| 3.5 实物测试与分析 |
| 3.5.1 实物图 |
| 3.5.2 测试软件使用流程 |
| 3.5.3 点频测试结果 |
| 3.5.4 扫频测试结果 |
| 3.5.5 本项目难点与创新点 |
| 3.6 本章小结 |
| 第4章 新型槽间隙波导喇叭天线研究 |
| 4.1 引言 |
| 4.2 双层钉板槽间隙波导结构设计 |
| 4.3 基于双层钉板槽间隙波导结构的喇叭天线设计 |
| 4.3.1 喇叭结构设计 |
| 4.3.2 背部隔板设计 |
| 4.4 槽间隙波导喇叭天线性能测试 |
| 4.4.1 天线性能测试 |
| 4.4.2 天线改进设计与性能测试 |
| 4.5 测试结果对比与分析 |
| 4.6 本章小结 |
| 总结与展望 |
| 1 研究总结 |
| 2 研究展望 |
| 参考文献 |
| 附录 (攻读硕士学位期间科研及获奖情况) |
| 致谢 |
（4）可快速调频的高稳定度频率合成技术研究（论文提纲范文）
| 致谢 |
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 论文研究背景 |
| 1.2 国内外研究现状 |
| 1.2.1 频率源合成技术发展的国内外现状 |
| 1.2.2 频率源性能研究的国内外现状 |
| 1.3 论文研究内容与意义 |
| 1.3.1 论文研究内容 |
| 1.3.2 论文研究意义 |
| 2 可快速调频的高稳定度频率合成方案研究 |
| 2.1 频率源类型对比分析 |
| 2.1.1 自激振荡源类型分析 |
| 2.1.2 频率合成器类型分析 |
| 2.2 混合式频率合成方案研究 |
| 2.2.1 DDS激励PLL结构 |
| 2.2.2 DDS内插PLL结构 |
| 2.2.3 DDS和PLL环外混频结构 |
| 2.3 本章小结 |
| 3 高动态性能频率合成技术研究 |
| 3.1 快速频率调节问题分析 |
| 3.1.1 稳态跟踪误差分析 |
| 3.1.2 跟踪稳态极限分析 |
| 3.2 锁相环跟踪性能提升研究 |
| 3.2.1 环路滤波器类型选择 |
| 3.2.2 频率调节速率的极限 |
| 3.3 本章小结 |
| 4 高稳定度频率合成技术研究 |
| 4.1 高稳定度频率合成问题分析 |
| 4.1.1 频率稳定度的影响因素分析 |
| 4.1.2 DDS输出频谱分析 |
| 4.1.3 锁相环相位噪声分析 |
| 4.2 高纯度频率合成方法研究 |
| 4.2.1 参考频率基准生成方案研究 |
| 4.2.2 DDS频谱纯度改善方法研究 |
| 4.2.3 锁相环相位噪声抑制方法研究 |
| 4.3 本章小结 |
| 5 实验系统理论分析与实验验证 |
| 5.1 实验系统的理论分析 |
| 5.1.1 实验系统的频率调节速率极限 |
| 5.1.2 实验系统的频率稳定度 |
| 5.2 实验目的 |
| 5.3 实验环境 |
| 5.3.1 实验样机制作 |
| 5.3.2 实验平台搭建 |
| 5.4 实验流程与结果 |
| 5.4.1 频率调节速率极限的测量 |
| 5.4.2 相位噪声测量 |
| 5.4.3 杂散性能实验验证 |
| 5.4.4 频率稳定度实验验证 |
| 5.5 本章小结 |
| 6 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
（5）雷达目标模拟器快速测频模块设计（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 国内外研究历史与现状 |
| 1.3 本论文的主要研究内容和结构安排 |
| 第二章 目标模拟器快速测频模块整体方案设计 |
| 2.1 频率测量与频率合成关键指标分析 |
| 2.2 测频模块整体方案 |
| 2.2.1 快速测频单元 |
| 2.2.2 捷变频单元 |
| 2.2.3 整体方案设计 |
| 2.3 测频模块工作流程 |
| 2.4 本章小结 |
| 第三章 目标模拟器快速测频模块硬件电路设计 |
| 3.1 射频输入信号调理电路 |
| 3.1.1 信号输入功分电路 |
| 3.1.2 单端转差分电路 |
| 3.1.3 自动增益控制单元 |
| 3.1.4 固定增益放大单元 |
| 3.2 多级分频电路 |
| 3.2.1 模拟信号分频电路 |
| 3.2.2 模拟-数字信号转换电路 |
| 3.2.3 数字分频电路 |
| 3.3 检波电路 |
| 3.4 基于TDC的高精度时间-频率测量单元 |
| 3.4.1 TDC芯片介绍 |
| 3.4.2 频率快速测量电路 |
| 3.5 FPGA选型 |
| 3.6 DDS硬件电路 |
| 3.6.1 DDS选型 |
| 3.6.2 DDS模块电路设计 |
| 3.7 倍频器电路 |
| 3.8 锁相环频率合成(PLL)电路 |
| 3.9 电源模块 |
| 3.10 本章小结 |
| 第四章 目标模拟器快速测频模块逻辑设计 |
| 4.1 高精度测频模块逻辑设计 |
| 4.1.1 TDC配置 |
| 4.1.2 高速测频数据接收 |
| 4.1.3 频率控制字快速合成 |
| 4.2 捷变频单元逻辑设计 |
| 4.2.1 DDS与 PLL配置 |
| 4.2.2 频率规划 |
| 4.2.3 输出频率快速切换逻辑 |
| 4.3 本章总结 |
| 第五章 系统测试与结果分析 |
| 5.1 板级功能测试 |
| 5.1.1 电源调试 |
| 5.1.2 输入动态范围测试 |
| 5.1.3 分频及检波电路功能测试 |
| 5.2 模块指标测试 |
| 5.2.1 测频精度测试 |
| 5.2.2 DDS输出功能测试 |
| 5.2.3 倍频器输出信号测试 |
| 5.2.4 DDS与 PLL混频输出测试 |
| 5.3 板级整体测试 |
| 第六章 总结与展望 |
| 6.1 课题结论 |
| 6.2 展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
（6）通信模拟器收发信机射频设备变频器单元设计与实现（论文提纲范文）
| 摘要 |
| abstract |
| 专用术语注释表 |
| 第一章 绪论 |
| 1.1 课题背景及任务需求 |
| 1.2 通信模拟器收发信机概述 |
| 1.3 本论文的结构及主要工作 |
| 第二章 通信模拟器收发信机总体设计 |
| 2.1 收发信机射频单元技术指标 |
| 2.2 收信机变频单元组成及方框图 |
| 2.3 发信机变频单元组成及方框图 |
| 2.4 收信机、发信机本振单元组成及方框图 |
| 2.5 本章小结 |
| 第三章 锁相环本振源设计 |
| 3.1 锁相环原理 |
| 3.2 PLL分析 |
| 3.2.1 PLL相位模型 |
| 3.2.2 PLL噪声分析 |
| 3.2.3 环路带宽选择 |
| 3.3 环路滤波器设计 |
| 3.3.1 无源环路滤波器分析 |
| 3.3.2 无源环路滤波器算法 |
| 3.3.3 有源环路滤波器算法 |
| 3.4 锁相环本振源 |
| 3.4.1 无源环路滤波器设计实例 |
| 3.4.2 有源环路滤波器设计实例 |
| 3.5 本章小结 |
| 第四章 DDS本振源设计 |
| 4.1 DDS原理 |
| 4.2 DDS杂散分析 |
| 4.2.1 相位截断 |
| 4.2.2 相位幅度转换 |
| 4.2.3 DAC引起的杂散分析 |
| 4.3 DDS杂散评估算法 |
| 4.4 DDS本振源 |
| 4.4.1 设计方案 |
| 4.4.2 中频本振源(2~4) |
| 4.5 本章小结 |
| 第五章 性能测试与分析 |
| 5.1 性能指标测试 |
| 5.2 本章小结 |
| 第六章 总结与展望 |
| 参考文献 |
| 致谢 |
（7）高性能微波频率源与毫米波FMCW射频前端关键技术研究（论文提纲范文）
| 摘要 |
| Abstract |
| 专用术语注释表 |
| 第一章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 国内外研究发展现状 |
| 1.2.1 频率合成技术 |
| 1.2.2 毫米波FMCW雷达系统应用 |
| 1.3 本文研究内容 |
| 1.4 论文结构安排 |
| 参考文献 |
| 第二章 基于DSM的小数分频PLL理论模型与实验研究 |
| 2.1 引言 |
| 2.2 基于DSM的小数分频PLL特性分析 |
| 2.2.1 小数N分频PLL |
| 2.2.2 Delta-Sigma调制器基本理论 |
| 2.2.3 MASH调制器建模与性能分析 |
| 2.2.4 PLL的相位噪声特性 |
| 2.3 双频段LNB中的频率源 |
| 2.3.1 LNB研究背景与总体方案设计 |
| 2.3.2 基于DSM的小数N分频双频率本振源 |
| 2.3.3 LNB模块设计与实验研究 |
| 2.4 基于DSM的宽带小数分频PLL研究 |
| 2.4.1 基于连续时间模型的扫频状态下相位噪声特性分析 |
| 2.4.2 基于DSM的宽带小数分频PLL方案设计 |
| 2.4.3 PLL性能仿真分析与电路设计 |
| 2.4.4 点频状态下性能测试与分析 |
| 2.4.5 扫频状态下性能测试与分析 |
| 2.5 本章小结 |
| 参考文献 |
| 第三章 宽带扫频信号线性度精确测量方法与DDS驱动的锁相扫频源 |
| 3.1 引言 |
| 3.2 扫频线性度测量方法研究 |
| 3.2.1 扫频信号采集方案 |
| 3.2.2 瞬时频率计算 |
| 3.2.3 数字信号处理方案 |
| 3.2.4 仿真验证与分析 |
| 3.2.5 分段测量结果的整合 |
| 3.3 DDS电路设计与实验研究 |
| 3.3.1 DDS电路基本原理与扫频线性度分析 |
| 3.3.2 整体方案 |
| 3.3.3 DDS电路设计 |
| 3.3.4 DDS电路的点频性能测试与分析 |
| 3.3.5 DDS电路的扫频性能测试与分析 |
| 3.4 整数分频锁相环电路研究 |
| 3.4.1 方案设计 |
| 3.4.2 PLL相位噪声分析、仿真和电路设计 |
| 3.5 DDS驱动的PLL性能测试与分析 |
| 3.5.1 单频点输出性能测试与分析 |
| 3.5.2 扫频输出性能测试与分析 |
| 3.6 DSM小数N分频PLL扫频线性度的测试与对比分析 |
| 3.7 本章小结 |
| 参考文献 |
| 第四章 杂散抑制技术研究与低相位噪声振荡器设计 |
| 4.1 引言 |
| 4.2 频率源杂散分析与抑制方法 |
| 4.2.1 器件固有杂散 |
| 4.2.2 变频杂散 |
| 4.2.3 电源杂散 |
| 4.2.4 数字与控制电路杂散 |
| 4.3 低相位噪声振荡器设计 |
| 4.3.1 高Q值 AFSIW谐振器设计 |
| 4.3.2 低相位噪声振荡器设计与测试 |
| 4.4 本章小结 |
| 参考文献 |
| 第五章 低相位噪声双路相参频率源及应用研究 |
| 5.1 引言 |
| 5.2 基于异频双本振架构的LFMCW雷达系统 |
| 5.2.1 系统概述 |
| 5.2.2 频谱特性分析 |
| 5.2.3 相位噪声抵消特性分析 |
| 5.3 C波段双路频率源方案设计与实验 |
| 5.3.1 频率源性能指标分析 |
| 5.3.2 基于混频锁相的双路频率源方案设计 |
| 5.3.3 双路频率源性能测试 |
| 5.4 C波段双路频率源在W波段射频前端中的应用 |
| 5.4.1 W波段射频前端系统方案概述 |
| 5.4.2 关键电路研制 |
| 5.4.3 W波段射频前端相位噪声抵消实验研究 |
| 5.5 X波段低相位噪声频率源研究 |
| 5.5.1 频率源方案设计 |
| 5.5.2 频率源性能测试 |
| 5.6 本章小结 |
| 参考文献 |
| 第六章 W波段FMCW雷达射频前端设计与应用研究 |
| 6.1 引言 |
| 6.2 FOD检测雷达系统概述 |
| 6.2.1 射频前端架构分析与选择 |
| 6.2.2 FMCW雷达基本原理 |
| 6.3 FMCW雷达系统设计考虑与关键指标分析 |
| 6.3.1 收发链路设计考虑与关键指标分析 |
| 6.3.2 频率源设计考虑与关键指标分析 |
| 6.4 射频前端详细设计方案与实验研究 |
| 6.4.1 射频前端总体方案 |
| 6.4.2 本振链路设计与实验研究 |
| 6.4.3 接收链路设计与实验研究 |
| 6.4.4 发射链路设计与实验研究 |
| 6.4.5 控制方案 |
| 6.5 射频前端集成测试 |
| 6.5.1 发射链路输出功率测试 |
| 6.5.2 接收链路噪声系数测试 |
| 6.5.3 接收链路输出频谱及增益测试 |
| 6.6 FMCW雷达系统目标检测实验 |
| 6.6.1 雷达系统测试平台搭建 |
| 6.6.2 多目标探测实验 |
| 6.7 本章小结 |
| 参考文献 |
| 第七章 结束语 |
| 7.1 论文工作总结 |
| 7.2 未来工作展望 |
| 致谢 |
| 作者简介 |
（8）基于FPGA控制的低相噪捷变频率源设计（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 频率源合成技术的研究背景和意义 |
| 1.2 国内外研究现状 |
| 1.3 论文的主要工作及结构安排 |
| 第二章 频率源合成技术 |
| 2.1 频率源合成技术综述 |
| 2.1.1 锁相频率合成器 |
| 2.1.2 直接数字式频率合成器(DDS) |
| 2.1.3 直接模拟式频率合成器 |
| 2.1.4 频率合成器的合成方法的比较 |
| 2.2 混合式频率合成方案 |
| 2.2.1 DDS激励PLL频率合成方案 |
| 2.2.2 DDS与PLL环外混频合成方案 |
| 2.2.3 下变频锁相频率合成方案 |
| 2.3 小结 |
| 第三章 DDS技术理论分析 |
| 3.1 DDS技术工作原理 |
| 3.2 DDS的基本结构 |
| 3.2.1 相位累积加法器 |
| 3.2.2 正弦查询表ROM |
| 3.2.3 数模转换器DAC |
| 3.3 DDS技术的相噪分析 |
| 3.4 DDS技术的杂散来源 |
| 3.5 小结 |
| 第四章 频率源系统方案设计 |
| 4.1 系统方案比选 |
| 4.2 系统电路组成 |
| 4.2.1 取样VCXO电路 |
| 4.2.2 梳状谱发生器与开关滤波电路 |
| 4.2.3 锁相环电路 |
| 4.2.4 DDS模块电路及FPGA对 DDS的控制电路 |
| 4.3 相位噪声的具体分析 |
| 4.3.1 系统方案相噪预算 |
| 4.4 杂散仿真验证 |
| 4.4.1 杂散的概念 |
| 4.4.2 系统方案杂散分析 |
| 4.4.3 杂散优化方案 |
| 4.5 小结 |
| 第五章 DDS硬件电路设计 |
| 5.1 DDS芯片的选取原则 |
| 5.2 AD9910 芯片简介 |
| 5.3 DDS模块设计 |
| 5.3.1 DDS时钟信号实现 |
| 5.3.2 DDS设计的外围电路 |
| 5.3.3 DDS PCB版图设计 |
| 5.4 小结 |
| 第六章 系统方案功能实现及验证 |
| 6.1 FPGA控制AD9910 的软件实现 |
| 6.1.1 FPGA接口芯片介绍 |
| 6.1.2 FPGA与 AD9910 的连接 |
| 6.1.3 AD9910 寄存器的配置 |
| 6.1.4 FPGA对 AD9910 的控制写入 |
| 6.2 系统实物及测试图 |
| 6.3 小结 |
| 第七章 总结与展望 |
| 致谢 |
| 参考文献 |
（9）1-620MHz数字信号发生器设计与研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 课题研究背景 |
| 1.2 正弦波信号发生器的发展现状 |
| 1.3 频率合成技术基本介绍 |
| 1.4 本文主要工作 |
| 第二章 频率合成技术原理 |
| 2.1 直接合成频率技术 |
| 2.2 直接数字合成频率技术 |
| 2.3 锁相频率合成技术 |
| 2.4 混合频率合成技术 |
| 2.4.1 DDS与PLL环外混频 |
| 2.4.2 PLL内嵌DDS |
| 2.4.3 DDS激励PLL |
| 2.4.4 混合环的相位噪声分析 |
| 2.5 本章小结 |
| 第三章 数字信号发生器设计 |
| 3.1 数字信号发生器总体方案设计 |
| 3.2 DDS模块 |
| 3.2.1 DDS的芯片选型 |
| 3.2.2 AD9854的程序设计 |
| 3.3 PLL模块 |
| 3.3.1 PLL芯片的选型 |
| 3.3.2 ADF4351的程序设计 |
| 3.4 可编程数控滤波器模块 |
| 3.5 衰减器模块 |
| 3.5.1 HMC624A硬件设计部分 |
| 3.5.2 HMC624A软件设计部分 |
| 3.6 人机交互电路模块 |
| 3.6.1 键盘输入电路 |
| 3.6.2 液晶显示电路 |
| 3.7 射频开关模块 |
| 3.8 硬件测试 |
| 3.9 本章小结 |
| 第四章 以太网通信部分 |
| 4.1 STM32F4以太网简介 |
| 4.2 TCP/IP协议以及LWIP协议 |
| 4.3 程序实现 |
| 第五章 测试与分析 |
| 5.1 频率稳定度测试 |
| 5.2 相位噪声测试 |
| 5.3 杂散水平测试 |
| 5.4 谐波分量测试 |
| 第六章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 攻读硕士期间科研成果 |
| 致谢 |
（10）X波段低相噪低杂散频率源研究与设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 课题背景及意义 |
| 1.2 国内外研究现状 |
| 1.3 论文研究内容及主要工作 |
| 第二章 频率源的基本理论 |
| 2.1 频率源功能 |
| 2.2 频率源合成方式 |
| 2.2.1 直接频率合成技术(DS) |
| 2.2.2 锁相式频率合成技术(PLL) |
| 2.2.3 直接数字频率合成技术(DDS) |
| 2.2.4 混合频率合成技术 |
| 2.3 频率源主要性能指标 |
| 2.3.1 相位噪声 |
| 2.3.2 杂散 |
| 2.4 本章小结 |
| 第三章 频率源方案设计 |
| 3.1 频率源指标要求 |
| 3.2 频率源方案分析与确定 |
| 3.2.1 频率合成方式分析 |
| 3.2.2 具体系统方案 |
| 3.3 方案可行性分析 |
| 3.3.1 结构可行性分析 |
| 3.3.2 芯片可行性分析 |
| 3.3.3 相位噪声可行性分析 |
| 3.3.4 杂散可行性分析 |
| 3.4 本章小结 |
| 第四章 频率源各模块设计与实现 |
| 4.1 模块划分及腔体设计 |
| 4.2 参考倍频链模块设计 |
| 4.2.1 倍频链方案设计 |
| 4.2.2 倍频链电路实现 |
| 4.3 DDS模块设计 |
| 4.3.1 AD9915 配置设计 |
| 4.3.2 DDS电路实现 |
| 4.4 锁相环模块设计 |
| 4.4.1 关键器件介绍 |
| 4.4.2 锁相环电路设计 |
| 4.5 各模块电源规划 |
| 4.5.1 倍频链电源设计 |
| 4.5.2 DDS电源设计 |
| 4.5.3 PLL电源设计 |
| 4.6 本章小结 |
| 第五章 实测结果与分析 |
| 5.1 系统测试方案 |
| 5.2 各模块及频率源信号测试 |
| 5.2.1 晶振输出信号测试 |
| 5.2.2 参考倍频链输出信号测试 |
| 5.2.3 DDS输出信号测试 |
| 5.2.4 PLL输出信号测试 |
| 5.3 频率源测试结果分析 |
| 5.4 系统测试方案后续改进 |
| 5.5 本章小结 |
| 第六章 总结与展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
四、对DDS+PLL方案实现短波频段频率合成技术的研究（论文参考文献）
- [1]软件定义多通道相参信号合成架构的研究[D]. 刘亚腾. 电子科技大学, 2021(01)
- [2]低抖动宽频时钟合成模块设计[D]. 李璐. 电子科技大学, 2020(07)
- [3]毫米波扫频源与间隙波导天线研究[D]. 庞胜利. 湖南师范大学, 2020(01)
- [4]可快速调频的高稳定度频率合成技术研究[D]. 冯欢. 浙江大学, 2020(02)
- [5]雷达目标模拟器快速测频模块设计[D]. 何昊. 电子科技大学, 2020(07)
- [6]通信模拟器收发信机射频设备变频器单元设计与实现[D]. 郑明青. 南京邮电大学, 2019(02)
- [7]高性能微波频率源与毫米波FMCW射频前端关键技术研究[D]. 刘志强. 东南大学, 2019(01)
- [8]基于FPGA控制的低相噪捷变频率源设计[D]. 段小莉. 电子科技大学, 2019(04)
- [9]1-620MHz数字信号发生器设计与研究[D]. 曾炳超. 厦门大学, 2019(07)
- [10]X波段低相噪低杂散频率源研究与设计[D]. 李沅鹏. 南京信息工程大学, 2019(03)